modelsim仿真rom时，输出高阻态原因
摘要：
软件版本：modelsim se-64 2019.2 在网上搜到相关博客《modelsim仿真fifo和rom时候，输出出现高阻》 其中有的操作是无关紧要的： 如： 1. 在 ; List of dynamically loaded objects for Verilog PLI applicati 阅读全文
posted @ 2020-09-13 16:26 皮皮祥 阅读(1099) 评论(1) 推荐(0) 编辑