DDR3学习笔记四

• 从SDRAM到DDR3
• DDR3硬件设计
• DDR3操作时序及IP核设计
• DDR3读写程序设计

 

• 从SDRAM到DDR3

1.   
3. 从SDRAM到DDR SDRAM
4. DDR的进一步发展
   
   
   
   
   DDRSDRAM(DDR1):
   
   双倍数据流SDRAM:
   SDRAM结构图：
   
   

    

    DDRSDRAM：
   

    

    DQS GENARATOT:实现一个时钟传输两个数据，
   
   
   

    

    

   DDR的进一步发展：
   DDR2结构图：
   

    

    

    DDR2内部集成了ODT,IO时钟是存储时钟的2倍（DDR1相同），16*2*2=64，DQS变为差分信号。
   

    

    

   如何调教DQS信号保证DQ采样准确？
   

    

    

    前置CAS、附加潜伏期（AL）与写入潜伏期：

   前置CAS:为了解决DDR指令冲突
   DDR2之前Active之后到命令之间需要等待一段时间，DDR2之后允许前置CAS(列激活)，DDR2中引入了附加潜伏期（AL）,
   tDQSS(dqs rising edge to ck rising edge)
   

    

    

    DDR2时序：

    

    

    

    

    

    

    DDR2 Write: