LVDS25 和 LVCMOS电平处在同一个Bank的疑问
参考文档UG471，在满足一定条件下，LVDS25电平可以接入VCCO为3.3V的Bank。 如果该Bank有LVCMOS电平的输入输出引脚，从我们的测试来看，在Vivado中必须把LVCMOS电平的信号设置为LVCMOS25，而不能配置为LVCMOS33，否则会报错编译不过。
我的疑问是，
1， 这个LVCMOS25的电路上的实际表现是按照LVCMOS25还是LVCMOS33，毕竟VCCO是3.3V；
2，这种LVDS25和LVCMOS33在同一个Bank会不会因为这个问题带来使用的风险？
