RS232与RS485时序分析
摘要：转载于：RS232，RS485波形分析 经常遇到初学者，对单片机串行通讯出了问题不知道如何办的情况。其实最有效的调试方法是用示波器观察收发数据的波形。通过观察波形可以确定以下情况：是否有数据接收或发送数据是否正确波特率是否正确一、串行数据的格式 异步串行数据的一般格式是：起始位+数据位+停止位，...
阅读全文
posted @
2014-09-11 15:56
amanlikethis
阅读(21877)
推荐(0) 编辑
建立时间和保持时间
摘要：一、概念 建立时间和保持时间都是针对触发器的特性说的。 时序图如下：建立时间（Tsu：set up time） 是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。保持时间（Th：hold...
阅读全文
posted @
2014-05-11 17:28
amanlikethis
阅读(34715)
推荐(5) 编辑
串行CPU设计
摘要：一、概述串行CPU工作流程 串行CPU的时序流程如下图所示：取指、译码、执行、回写。其中，取指、回写是与存储器打交道；而译码与执行则是CPU内部自个儿的操作。我们究竟想要CPU干什么？ CPU的最终目的不是计算，不是把计算结果存储在通用寄存器中。CPU的最终目的应该是按照次序不断的修改存储设备的存储内容。 利用CPU来显示，来唱歌······只有CPU把计算的结果存放在存储设备中的时候（姑且把修改特殊功能寄存器的值也看做是修改存储器的内容），才能实现这些功能。正如假设霍金有个很好的头脑来思考问题，但是假如他不能将思考到的东西通过某种方
阅读全文
posted @
2014-01-14 18:46
amanlikethis
阅读(1242)
推荐(0) 编辑
点评VHDL语言
摘要：(1)VHDL的描述风格及语法十分类似于一般的计算机高级语言，但是它是一种硬件描述语言。学好VHDL的关键是充分理解VHDL语句和硬件电路的关系。编写VHDL，就是在描述一个电路，我们写完一段程序后，应当对生成的电路做到心中有数，而不能用纯软件的思路来编写VHDL程序（硬件描述语言和单片机程序是有区别的）。(2)语法掌握贵在精不在多。30%的基本VHDL语句就可以完成95%的电路设计，很多生僻的语句并不能被所有的综合工具所支持，在程序移植或被更换软件平台时容易产生兼容性问题，也不利于其他人阅读和修改。建议多用心钻研常用语句，理解这些语句的硬件含义，这比多掌握几个新语法要有用的多。(3)VHDL
阅读全文
posted @
2013-09-29 16:13
amanlikethis
阅读(532)
推荐(0) 编辑
VHDL程序的库
摘要：VHDL库存储和放置了可被其他VHDL程序调用的数据定义、器件说明、程序包等资源。VHDL库的种类有很多，但最常见的库有IEEE标准库、WORK库。IEEE标准库主要包括STD_LOGIC_1164、NUMERIC_BIT和NUMERIC_STD，其中STD_LOGIC_1164是最重要和最常用的程序包。大部分关于数字系统设计的程序包都是以此程序包设定的标准为基础的。每个VHDL程序的开头一般都要有如下的IEEE库使用说明：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;这是因为实体说明中要描述的器件的输入、输出端口的数据类型，而这些数据类型在IEEE.STD
阅读全文
posted @
2013-09-29 16:12
amanlikethis
阅读(2120)
推荐(0) 编辑
