大型工程多个目录下的Makefile写法

1、前言

　　目前从事于linux下程序开发，涉及到多个文件，多个目录，这时候编译文件的任务量比较大，需要写Makefile。关于Makefile的详细内容可以参考网上流传非常广泛的《跟我一起写Makefile》http://blog.csdn.net/haoel/article/details/2886/，作者是个大牛，非常佩服。

2、简单测试

　　测试程序在同一个文件中，共有func.h、func.c、main.c三个文件，Makefile写法如下所示：

 1 CC = gcc
 2 CFLAGS = -g -Wall
 3 
 4 main:main.o func.o
 5     $(CC)  main.o func.o -o main
 6 main.o:main.c
 7     $(CC) $(CFLAGS)  -c main.c -o main.o
 8 func.o:func.c
 9     $(CC) $(CFLAGS) -c func.c -o func.o
10 clean:
11     rm -rf *.o

执行过程如下图所示：

3、通用模板

　　实际当中程序文件比较大，这时候对文件进行分类，分为头文件、源文件、目标文件、可执行文件。也就是说通常将文件按照文件类型放在不同的目录当中，这个时候的Makefile需要统一管理这些文件，将生产的目标文件放在目标目录下，可执行文件放到可执行目录下。测试程序如下图所示：

完整的Makefile如下所示：

 1 DIR_INC = ./include
 2 DIR_SRC = ./src
 3 DIR_OBJ = ./obj
 4 DIR_BIN = ./bin
 5 
 6 SRC = $(wildcard ${DIR_SRC}/*.c)  
 7 OBJ = $(patsubst %.c,${DIR_OBJ}/%.o,$(notdir ${SRC})) 
 8 
 9 TARGET = main
10 
11 BIN_TARGET = ${DIR_BIN}/${TARGET}
12 
13 CC = gcc
14 CFLAGS = -g -Wall -I${DIR_INC}
15 
16 ${BIN_TARGET}:${OBJ}
17     $(CC) $(OBJ)  -o $@
18     
19 ${DIR_OBJ}/%.o:${DIR_SRC}/%.c
20     $(CC) $(CFLAGS) -c  $< -o $@
21 .PHONY:clean
22 clean:
23     find ${DIR_OBJ} -name *.o -exec rm -rf {}

解释如下：

（1）Makefile中的符号 $@, $^, $< 的意思：
　　$@  表示目标文件
　　$^  表示所有的依赖文件
　　$<  表示第一个依赖文件
　　$?  表示比目标还要新的依赖文件列表

（2）wildcard、notdir、patsubst的意思：

　　wildcard : 扩展通配符
　　notdir ：去除路径
　　patsubst ：替换通配符

例如下图例子所示：