2023年3月30日
system Verilog display 时间
摘要： 目前的NPU模块的module level sim是c和sv混合的，npu core的行为由c code生成。方针的pattern有时候需要加入一些delay，c code自带的mdelay不能满足要求，自带的环境里面有一个delay函数，但是没有单位，因此在不想看函数code的情况下，想通过两次d 阅读全文
posted @ 2023-03-30 14:00 天山明月 阅读(600) 评论(0) 推荐(0) 编辑