摘要： Verilog HDL作为现在最流行的FPGA开发语言，当然是入门基础。 从最简单的代码学起。找最简单的基础实例（带仿真例程），看不懂查阅工具书。看完之后用综合工具综合，然后看RTL图，能看到这些代码最终翻译成了什么样的数字电路。 紧接着就是仿真或者上板实测：用仿真的信号输入到编写的模块里面，才能清 阅读全文

摘要： 逻辑写多了，有时候一些基本的错误忘了避免了。 昨天设计逻辑的时候就不小心触雷了，有个信号有激励没响应，后来看了时序报告，有这么一句话。 这是 什么呢？锁存器啊！ 最容易产生的是在always（*）语句中，最后一定是所有分支条件都要描述并赋值。 状态机中，同样如此，不但需要有default的状态,每个 阅读全文

摘要： 独热码在状态机里面使用比价广泛，这一块有些人爱用，有些人嫌烦，有时候可以用用格雷码跳转，不过格雷码只支持那种一步到底的，中间有分支就不好做了，所以后来还是回到了独热码的正道上。 说白了独热码的使用，在对状态判断时，会减少一级组合逻辑，关键路径上少一步，乍看没多少，用多了积累多了，还是一个很客观的数据 阅读全文

摘要： 通俗讲讲什么是FPGA。 FPGA出现之前，所有集成电路都可以看成雕塑家，但是雕成一个成品，往往要浪费很多半成品和原料，这就是ASIC的制造。 后来FPGA出现了，FPGA就是块橡皮泥，什么硬件电路都能模仿，万用IC，想捏成什么样随你，捏的不行，可以重新再捏。这就是为什么被称为可编程。 也可以把FP 阅读全文

摘要： 对于高速的定义，至少要100Msps以上的，这种高速采集多用在军工、航天、天文领域，通信现在用的也越来越多了（比如华为5G相关的项目，已经用到了3Gsps的ADC）。 当然有一些视频相关的领域也会用到高速采集。 对于采集这块的入门，说实话挺难的，因为成本实在是太高，通常高速的ADC价格都在千刀($美 阅读全文

摘要： FPGA与DSP比较 两者的优势不一样。在硬件层面，DSP是ASIC,如同CPU GPU一样，适宜于量产降低成本，缺点是（硬件）设计一旦确定，便不易于修改。 而FPGA较灵活，可以通过硬件描述语言进行快速设计和改进，但成本较高，传统上讲用于ASIC的prototype设计。 另外，在软件层面上，给D 阅读全文

摘要： 做FPGA主要是要有电路的思想，作为初学者，往往对器件可能不是熟悉，那么应该要对数字电路的知识熟悉。 FPGA中是由触发器和查找表以及互联线等基本结构组成的，其实在逻辑代码里面能够看到的就是与非门以及触发器。 不要把verilog和c语言等同起来，根本就是不同的东西，没有什么可比性，在写一句程序的时 阅读全文

摘要： 最近做电力方面的项目，由于跨行业，所以很长一段时间都在做前期准备工作。 项目设计前应尽量做到面面俱到，否则会在项目设计中遇到下面大概率问题： 性能不满足需求，然后为了提升性能，资源又成了瓶颈； 功能设计频繁变更； 各个模块之间的耦合性问题，导致系统大了之后，时序无法及时收敛。然后就是不断的复工，不断 阅读全文

摘要： 菇凉提问： 做FPGA开发多年，每次菇凉问我，什么是FPGA，我，我，我，不知道如何说起，难以回答。 FPGA是一种器件。其英文名 feild programable gate array 。 通俗来说，是一种功能强大似乎无所不能的器件。通常用于通信、网络、图像处理、工业控制等不同领域的器件。 一直 阅读全文

摘要： 简述FPGA项目之前的一些事 阅读全文