摘要： FIFO，没有想象的那么简单！ 根据一般的原则，FIFO这件事情啊，如果能用IP先别自己手写。可以通过FPGA厂家的的IP生成工具生成相应的FIFO。 FIFO中的格雷码： 格雷码应用于异步FIFO的地址操作，格雷码的生成可以当做个入门练手的小模块，然后慢慢搭一个异步FIFO，把关于FPGA的时钟、 阅读全文

摘要： 学习FPGA，一点小小的 建议或者总结分享。 语法层面搞懂阻塞和非阻塞语句，以及Verilog语言的时序描述方法，把自己想象成编译器，尝试去编译自己写的Module，不断总结自己设计的逻辑会综合出怎么样的电路。 搞明白同步和异步，最后，一定要熟练地掌握状态机的设计。这是最初级也是最基本的要求。 有人 阅读全文

摘要： ASIC--专用集成电路 ASIC原本就是专门为某一项功能开发的专用集成芯片，比如摄像头里面的芯片，小小的一片，集成度很低，成本很低，可是够用了。一个低端摄像头价格很 便宜，买一片ARM费用就不可同日而语了。后来ASIC发展了一些，称为半定制专用集成电路，相对来说更接近FPGA，甚至在某些地方，AS 阅读全文

摘要： xilinx推荐尽量不复位，利用上电初始化，如果使用过程中需要复位，采用同步高复位。 如果逻辑工程较大，复位扇出会较多，会很影响时序，有以下常用方法： 复位信号按照不同时钟域分为rst0..rstn，每个复位信号被对应时钟域的时钟打一拍输出，复位不同时钟域，同时对所有复位寄存器用max fanout 阅读全文

摘要： 用FPGA做图像处理最关键的一点优势就是：FPGA能进行实时流水线运算，能达到最高的实时性。因此在一些对实时性要求非常高的应用领域，做图像处理基本就只能用FPGA。例如在一些分选设备中图像处理基本上用的都是FPGA，因为在其中相机从看到物料图像到给出执行指令之间的延时大概只有几毫秒，这就要求图像处理 阅读全文

摘要： zynq并不能说是一个嵌入arm核的FPGA。从它的启动过程就可以发现，绝对是arm主导的，所以称它为以高性能FPGA为外设的双核arm或许更为合适。以下是优势： 第一个：开发环境的大集成。从hls到vivado到sdk，对于一个不熟悉FPGA的嵌入式软件工程师来说，完全可以把它当做简单的双核ARM 阅读全文

摘要： 目前，在FPGA上嵌入ARM硬核的包括Xilinx的zynq系列以及Intel 的CYCLONEV系列。 Zynq出来有一定市场，但是这个市场不是传统FPGA的主流市场，而是为了和微处理抢一些控制领域的市场。但是目前在反响上，听说，不如预期，首先对小公司来说，同时熟悉ARM和FPGA的人不多，在大公 阅读全文

摘要： 时序约束的一点总结。 打拍。掌握好时序。 手动分配位置，这个不是一定有效。 打破层级或者物理综合，或者自动加流水等综合优化参数调整。 根据实际情况使用异步时钟策略。 换速度更快的片子。 打拍。掌握好时序。 手动分配位置，这个不是一定有效。 打破层级或者物理综合，或者自动加流水等综合优化参数调整。 根 阅读全文

摘要： 尽量用硬核，比如硬件乘法器，这个应该都知道。 结构上的pipeline，简言之就是“拆"，最极端的情形是拆到源和目的Reg间只有基本的组合逻辑门，比如说~a & b之类...；当然FPGA里实际不必这样，打个比方，两个xbit的数据做比较，若芯片内是4输入LUT，若有pipeline的必要，那么流水 阅读全文

摘要： 学习FPGA的过程中，要想踏上一步台阶，需要注意一下几点： 时序约束的原因和使用方法，能熟练正确的应用最基本的时钟周期约束，时序例外约束，异步时钟域约束，同步复位的约束，高扇出约束。 清楚FPGA芯片内部时钟资源分布，能够知道自己的逻辑和约束能否让编译器用比较优化的走线布局布线。 清楚内部嵌入式硬核 阅读全文