摘要： FPGA是一种多电源需求的芯片，主要有3种电源需求： VCCINT：核心工作电压，PCI Express (PCIe) 硬核IP 模块和收发器物理编码子层(PCS) 电源。一般电压都很低，目前常用的FPGA都在1.2V左右。为FPGA的内部各种逻辑供电，电流从几百毫安到几安不等，具体取决于内部逻辑的 阅读全文

摘要： 当硬件变成软件，软件将何去何从？至少以目前的技术发展水平，即使硬件变成软件，也无法代替软件。 虽然理论上可以用硬件来代替软件实现运算，但是事实上根本就不会有人这么做。计算机体系发展成底层硬件、固件驱动、操作系统、应用软件不是没有道理的。 其中最基本的思想就是通过分层，进行不同层次的抽象，来提高效率。 阅读全文

摘要： 学习FPGA，总结如下： 看逻辑，建模型。 只有在脑海中建立了一个个逻辑模型，理解FPGA内部逻辑结构实现的基础，才能明白为什么写Verilog和写C整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异。在看到一段简单逻辑的时候应该想到是什么样的功能电路。 用数学思维来简化设计逻 阅读全文

摘要： “时钟是时序电路的控制者” 这句话太经典了，可以说是FPGA设计的圣言。FPGA的设计主要是以时序电路为主，因为组合逻辑电路再怎么复杂也变不出太多花样，理解起来也不没太多困难。但是时序电路就不同了，它的所有动作都是在时钟一拍一拍的节奏下转变触发，可以说时钟就是整个电路的控制者，控制不好，电路功能就会 阅读全文

摘要： FPGA设计者的5项基本功：仿真、综合、时序分析、调试、验证。 对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程，对应关系如下： 1. 仿真：Modelsim， Quartus II(Simulator Tool) 2. 综合：Quartus II (Compiler To 阅读全文

摘要： 简述组合逻辑的注意事项： (1)避免组合逻辑反馈环路(容易毛刺、振荡、时序违规等)。 解决：A.牢记任何反馈回路必须包含寄存器;B.检查综合、实现报告的warning信息，发现反馈回路(combinaTIonal loops)后进行相应修改。 (2)替换延迟链。 解决：用倍频、分频或者同步计数器完成 阅读全文

摘要： 常用设计思想与技巧 (1)乒乓操作; (2)串并转换; (3)流水线操作; (4)异步时钟域数据同步。是指如何在两个时钟不同步的数据域之间可靠地进行数据交换的问题。数据时钟域不同步主要有两种情况： ①两个域的时钟频率相同，但是相差不固定，或者相差固定但是不可测，简称为同频异相问题。 ②两个时钟频率根 阅读全文

摘要： 同步时序设计时一下事项应值得注意： 异步时钟域的数据转换。 组合逻辑电路的设计方法。 同步时序电路的时钟设计。 同步时序电路的延迟。同步时序电路的延迟最常用的设计方法是用分频或者倍频的时钟或者同步计数器完成所需的延迟，对比较大的和特殊定时要求的延时，一般用高速时钟产生一个计数器，根据计数产生延迟;对 阅读全文

摘要： 在学习一门技术之前往往应该从它的编程语言入手，比如学习单片机时，往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但小编认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解逻辑功能，对于学习HDL语言大有裨益，往往会起到 阅读全文

摘要： 在学习一门技术之前往往应该从它的编程语言入手，比如学习单片机时，往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习的。但小编认为，若能先结合《数字电路基础》系统学习各种74系列逻辑电路，深刻理解逻辑功能，对于学习HDL语言大有裨益，往往会起到 阅读全文