摘要： 优势一： 更大的并行度。这个主要是通过并发和流水两种技术实现。 A：并发是指重复分配计算资源，使得多个模块之间可以同时独立进行计算。这一点与现在的多核和SIMD技术相似。但相对与SIMD技术，FPGA的并发可以在不同逻辑功能之间进行，而不局限于同时执行相同的功能。举个简单例子说就是使用SIMD 可以 阅读全文

摘要： 在学习FPGA的过程中，注意是在学习过程中，联系FPGA的使用技巧，强烈建议尝试设计一个SDRAM控制器，不要使用IP核。 学习SDRAM控制器设计，能让你掌握很多知识。 更好的使用状态机去精准控制时序。 学会高速设计中必要的技能，也就是时序约束方法，timing report的阅读方法，查找时序问 阅读全文

摘要： 不管是学FPGA还是C语言，任何一种代码的学习都离不开大量的代码阅读，也就是多看，多学习别人的代码。初学者在学习的过程中更为重要的是模仿，模仿别人的代码算法怎么去处理的，模仿多了，代码看的多了，能力自然就有所提升了。 说到这里不免有人问，那是不是去抄袭别人的代码啊，这种行为多可耻啊。个人认为，如果有 阅读全文

摘要： 在使用FPGA过程中，通常需要对资源做出评估，下面简单谈谈如何评估FPGA的资源。 FF和LUT的数目： 这个在写出具体代码之前，初学者通常没法估算，但资深FPGA工程师会估算出一个数量级。通常的做法是系统架构划分好后可以复用的模块根据以前设计中的资源消耗数来估，新的模块写完代码后估。 RAM： 这 阅读全文

摘要： 在进行FPGA工程开发中，都会接触到仿真这个环节。FPGA开发一定要仿真，要养成仿真的习惯。 很多初学者或者学艺不精的工程师都比较排斥仿真。 但是，仿真真的很重要！ 仿真可以让设计者能够很快知道模块输出值是否正确。说到这，就有读者想问，直接上板子不是更快吗？如果你以后的工作都是用FPGA来跑流水灯， 阅读全文

摘要： 工欲善其事必先利其器，开发FPGA的第一步，当然是选择一片符合设计需求的芯片。 器件特色 选片第一个关注的应该是FPGA器件的专用资源。 例如是否需要高速接口，如果需要的话，需要多少个通道，各个通道需要的最高收发速度是多少。 同样，如果需要实现运算量较大的算法模块时，则要求FPGA器件需要有大量的D 阅读全文

摘要： 状态机几乎可以实现一切时序电路。 有限状态机（FiniteStateMachine， FSM），根据状态机的输出是否与输入有关，可分为Moore型状态机和Mealy型状态机。Moore型状态机输出仅仅与现态有关和Mealy型状态机不仅与现态有关，也与输入有关，所以会受到输入的干扰，可能会产生毛刺（G 阅读全文

摘要： 上一步是硬件描述语言，下一步是FPGA。 学习了硬件描述语言(Verilog或者VHDL)之后，FPGA该如何继续。 世上没有捷径，每一步都得踏踏实实的走。学习FPGA也是这样，在有了硬件描述语言的基础之上，可以学习FPGA基础。 学习模块的划分和接口的定义，可参考FPGA厂商的一些实例设计，想办法 阅读全文

摘要： 有些人比较差，做了一些介绍，有误导成分。有些人水平太高，介绍的很好，但是很多人依旧听不懂，得到的肯定很少。学习FPGA，在不同层次的人明显有不同的答案。 熟悉硬件描述语言语法，不需要什么都会，但是要记住几个经典的时序，逻辑电路的描述方式。 熟悉三个经典电路描述并仿真。学会用逻辑分析仪抓取数据。三个经 阅读全文

摘要： FPGA时序约束简介。 时序约束的场景： 在简单电路中，当频率较低时，数字信号的边沿时间可以忽略时，无需考虑时序约束。但在复杂电路中，为了减少系统中各部分延时，使系统协同工作，提高运行频率，需要进行时序约束。通常当频率高于50MHz时，需要考虑时序约束。 限制FPGA最大频率的因素： 组合逻辑延时 阅读全文