会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
alifpga
博客园
首页
新随笔
联系
订阅
管理
2018年9月21日
异步FIFO空满设计延迟问题
摘要: 由于设计的时候读写指针用了至少两级寄存器同步,同步会消耗至少两个时钟周期,势必会使得判断空或满有所延迟,这会不会导致设计出错呢? 异步FIFO通过比较读写指针进行满空判断,但是读写指针属于不同的时钟域,所以在比较之前需要先将读写指针进行同步处理。 将写指针同步到读时钟域再和读指针比较进行FIFO空状
阅读全文
posted @ 2018-09-21 08:50 alifpga
阅读(2970)
评论(0)
推荐(1)
编辑
公告