摘要： 在FPGA设计中，经常要对外部输入的信号捕捉上升沿。 在某些设计中，外部输入信号为方波信号，由比较器输出。 如上图，比较器输出方波后，电路设计欠佳，产生抖动，下降沿产生毛刺，如果FPGA逻辑设计不好，容易在方波下降沿时再次捕捉到上升沿。 在电路无法更改的情况下，只能更改FPGA逻辑设计，过滤毛刺。 阅读全文