摘要: 对于FPGA来说,要尽可能避免异步设计,尽可能采用同步设计。同步设计的第一个关键,也是关键中的关键,就是时钟树。一个糟糕的时钟树,对FPGA设计来说,是一场无法弥补的灾难,是一个没有打好地基的大楼,崩溃是必然的。 具体设计细则: 1)尽可能采用单一时钟; 2)如果有多个时钟域,一定要仔细划分,千万小 阅读全文
posted @ 2018-08-04 09:57 alifpga 阅读(346) 评论(0) 推荐(0) 编辑