2018年7月25日
关于时钟与触发器的感想
摘要： “时钟是时序电路的控制者” 这句话太经典了，可以说是FPGA设计的圣言。FPGA的设计主要是以时序电路为主，因为组合逻辑电路再怎么复杂也变不出太多花样，理解起来也不没太多困难。但是时序电路就不同了，它的所有动作都是在时钟一拍一拍的节奏下转变触发，可以说时钟就是整个电路的控制者，控制不好，电路功能就会 阅读全文
posted @ 2018-07-25 07:59 alifpga 阅读(377) 评论(0) 推荐(0) 编辑