2018年7月17日
高速AD中的LVDS和FPGA
摘要： 通常情况下，模拟输入信号通过高速ADC的量化输出的数字信号需要交给FPGA进行处理。如果高速ADC采用LVDS输出，那么经量化处理过的数字信号将会有非常多的LVDS数据差分对。而LVDS数据接收端，接收到的LVDS差分数据对相互之间可能会存在非常小的一个时间差异，该时间差异往往是皮秒级别的，而随着高 阅读全文
posted @ 2018-07-17 07:56 alifpga 阅读(4806) 评论(1) 推荐(0) 编辑