摘要: 编译预处理语句 编译预处理是VerilogHDL编译系统的一个组成部分,指编译系统会对一些特殊命令进行预处理,然后将预处理结果和源程序一起在进行通常的编译处理。以”`” (反引号)开始的某些标识符是编译预处理语句。在Verilog HDL语言编译时,特定的编译指令在整个编译过程中有效(编译过程可跨越 阅读全文
posted @ 2017-12-22 08:51 alifpga 阅读(2585) 评论(0) 推荐(0) 编辑