皆在FPGA之外
最近做电力方面的项目，由于跨行业，所以很长一段时间都在做前期准备工作。
项目设计前应尽量做到面面俱到，否则会在项目设计中遇到下面大概率问题：
性能不满足需求，然后为了提升性能，资源又成了瓶颈；
功能设计频繁变更；
各个模块之间的耦合性问题，导致系统大了之后，时序无法及时收敛。然后就是不断的复工，不断打补丁。
设计之初，多思考，再动手。
出现错误或者警告不要慌张，设法解决。
首先分析物理模型是否出出现同样的错误。
分析仿真，是否有没想到的特殊情况导致一些逻辑的实现偏离自己的设计；
看布线，是否是设计电路时组合逻辑使用不当、寄存器扇出问题等。
一切皆在FPGA之外。
FPGA工程师不能仅关注自己的芯片，当设计外部接口时，因为仿真困难，没有工具分析外部器件的情况，会导致在这方面的调试经常陷入困境。
这就需要工程师仔细阅读器件的datasheet，关注其瓶颈、性能、接口电气属性等，一般通过 input-delay和output-delay来对接口部分进行约束。
有时甚至可以去官网寻找该器件的仿真module，然后加入到自己的仿真中，通过仿真来保证设计的可控。
FPGA设计千万不要想当然，对待这个拥有巨大智慧的芯片，保持谦卑敬畏之心。
版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处
作者：杭州卿萃科技ALIFPGA
原文地址：杭州卿萃科技FPGA极客空间 微信公众号
扫描二维码关注杭州卿萃科技FPGA极客空间
