全差分运放阻抗匹配计算（三）
最近在使用全差分运放AD8132对高频和低频信号进行处理过程中，一度对全差分运放再度陌生，在对芯片资料进行详细阅读分析以及参考网络博客的过程中，逐渐揭开了全差分运放的神秘面纱。
全差分放大器 (FDA)：即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。
单端信号输入差分信号输出的应用，其端接电阻值极端就比较繁琐，需要多次迭代才可以达到理想的匹配以及增益。
首先根据应用初步确定增益电阻RG以及分馈电阻RF，并且RF1=RF2，RG1=RG2以保持差分放大的平衡。
根据图中式子求出输入端等效阻抗值RIN。
为了匹配信号源阻抗RS，需要做到RS=RT//RIN,可以计算出端接电阻RT。
根据戴维南定理可以得到信号源的等效信号源模型，VIN(等效)=Vin(源)*RT*RS/(RT+RS),简单讲就是分压原理；
然后计算等效信号源的内阻：Rs=RT//RS（RS代表原始内阻，Rs代表等效变换之后的等效内阻）。
更换为等效信号源之后将等效内阻Rs考虑到增益电阻RG1之中，为了保持设计平衡，同样的在RG2端增加一个电阻RTS=Rs。
由于增益电阻增加了RTS，相应的增益会比设计之初增大一些，需要调整RF使得增益达到理想值。依次迭代，直到得出比较理想的增益以及阻抗匹配网络。
举例：当RG=RF=200时：输入阻抗RIN=267。
带源电阻和终端电阻的单端电路
单端输入电阻为267Ω。并联电阻RT应等于61.5Ω，才能将267Ω输入电阻减小至50Ω。
这个电路初看起来非常完整，但不匹配的61.5Ω电阻与50Ω的并联并增加到了上面的RG电阻( 61.5//50=27.57)，这就改变了增益和单端输入电阻，并且造成反馈系数失配。在低增益情况下，输入电阻的变化很小，暂时可以忽略，但反馈系数仍然必须匹配。解决这个问题的最简单方法是增加下面RG的阻值。
根据戴维南定理可以得到信号源的等效信号源模型：
最终电路
版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处
作者：杭州卿萃科技ALIFPGA
原文地址：杭州卿萃科技FPGA极客空间 微信公众号
扫描二维码关注杭州卿萃科技FPGA极客空间
