摘要：
阅读全文
摘要：
1. 2. 3. 4. 5. 以低通滤波器为例子 6. 7. 原来是无限长的脉冲响应函数。由于采用了截断的方式，所以会出现吉普斯效应。 所以：脉冲响应法设计滤波器虽然简单，但是会出现吉普斯效应。（即：在跳变处会不断的震荡） 8. 为了改善滤波器的震荡，所以引入了窗函数设计方法：对脉冲响应加窗，即：乘 阅读全文
摘要：
1. 2. 3. 正相关、负相关、无关、 4. 5. tao 变化时，会有一个相关函数的曲线 6. 7. 相关曲线的中心点是它的对称点 8. 这两个峰值之间的时间差就是我们想得到的那个时间差。 9. 周期函数的自相关函数丢失了相位信息 10. 11. 这个互相关的性质对于我来说是最重要的！两个周期信 阅读全文
摘要：
1.111*9 = 9.999 约等于 10 Hz 1.111*9 = 9.999 约等于 10 Hz 阅读全文
摘要：
1. 可以自己选择延时N个时钟周期的电路：N个DFFs + 一个对应的 N to 1 多路选择器。 具体代码如下。从下面的代码可以看出，my_dffx 是一个最关键的模块。所以以后再写这样的延时电路时，先把最小单元：DFF写好。然后再用例化的手段去实现整个延时电路，感觉看起来就很好理解。当然了，用一 阅读全文
摘要：
给我的感觉是：verilog不会去计算 sel4+3 和 sel4 之间的差值。所以在上面一道题的时候，由于是选择1位出来（且sel是8位，位数是固定的！但值可变），所以没有问题。 针对上述的说法，其实这道题有两种解决方法：①利用 bit slicing 特性；②依然利用选择位sel是固定的位数去挑 阅读全文
摘要：
做不出的题！用一行代码实现256-1路多路选择器 vector(数组)的index是可变的，只要vector(数组)的位数是恒定的就行。 具体实现代码如下所示。 阅读全文
摘要：
有限状态机的三段式写法.md module top_module( input clk, input areset, // Asynchronous reset to state B input in, output reg out);// reg ns,cs; parameter sa = 1'b 阅读全文
摘要：
Design compiler 无法读取文件.md Error: Cannot read file '/home/IC/Public/HDLBits/m2014_q4d/top_module.v'. (UID-58) No designs were read 自己手动在DC中 read 文件时，首先 阅读全文
摘要：
HDLBits 刷题记录(3).md 1. `default_nettype none 的用法： 2. 数组和位数 3. 按位操作的结果也是相应的多位，而不是只有一位。 逻辑操作结果 && 是只有一位的， 而按位操作 & 结果是多位的 ~：逻辑取反。而且是按位取反！ 4. 计算一共有多少个1 5. 阅读全文