摘要：
转载https://blog.csdn.net/u014485485/article/details/79962316 阅读全文
摘要：
转https://blog.csdn.net/qq_44113393/article/details/89852994 2.https://www.cnblogs.com/weijianlong/p/11947741.html 阅读全文
摘要：
代码：实际设计时要加上复位信号，保证寄存器有初值。 module edge_double( clk, rst_n, d, q ); input clk; input rst_n; input d; output q; reg q_d1; reg q_d2; always@(posedge clk o 阅读全文
摘要：
一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，当条件不满足时则对另外一组语句进行编译。 条件编译命令的几种形式： （1）`i 阅读全文
摘要：
绿灯25秒，黄灯5秒，红灯30s `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Engineer: connor jiao // C 阅读全文
摘要：
https://blog.csdn.net/wordwarwordwar/article/details/79889725转载 阅读全文
摘要：
module divide_2(clk,rst,clk_out); input clk,rst;output clk_out; reg clk_out; always @(posedge clk or negedge rst) if(!rst) begin clk_out<=0; end else 阅读全文
摘要：
转载https://blog.csdn.net/Reborn_Lee/article/details/101620074 阅读全文