摘要：
设计一个101序列检测器。要画出状态转移图，写verilog，并仿真测试。 使用Moore状态机进行序列检测，状态转移图如下： module seq_101( clk, rst_n, data_in, data_out ); input clk; input rst_n; input data_in 阅读全文
摘要：
z 阅读全文
摘要：
问题： 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？ 先来了解一下全加器和半加器： http://m.elecfans.com/article/716153.html 所以解题思路如下： https://forum.allaboutcircuits.com/thr 阅读全文
摘要：
Binary-Coded Decimal,用四位二进制数来表示一位十进制（0-9）的编码形式。 需要注意的是，在使用Verilog语句设计组合逻辑电路时（coding style的问题），尽量选择使用assign语句来代替always语句块。尤其是对于if-else语句来说使用 assign = ? 阅读全文
摘要：
用verilog实现PWM控制呼吸灯。呼吸周期2秒：1秒逐渐变亮，1秒逐渐变暗。系统时钟24MHz，pwm周期1ms，精度1us。 led_out高电平占空比多，led较亮，反之，led较暗，实现呼吸灯效果 module Breath_LED( input clk, //24Mhz input rs 阅读全文
摘要：
转载https://blog.csdn.net/Reborn_Lee/article/details/105098351 阅读全文
摘要：
首先需要理解各个名词含义： https://blog.csdn.net/Reborn_Lee/article/details/81461955#%E5%BB%BA%E7%AB%8B%E5%92%8C%E4%BF%9D%E6%8C%81%E6%97%B6%E9%97%B4 还有 https://blo 阅读全文
只有注册用户登录后才能阅读该文。 阅读全文