摘要: 1. 基本时钟约束:creat_clock 2. 生成时钟约束:creat_generated_clock 3. I/O输入输出约束:(1)纯组合逻辑:set_max_delay & set_min_delay(2)时序逻辑:同步I/O接口:set_input_delay & set_output_delay;源同步接口:数据和时钟来自同一个主设备,可以简化(2)中的公式。 双向口时序约束:... 阅读全文
posted @ 2014-01-09 10:37 aikimi7 阅读(407) 评论(0) 推荐(0) 编辑