09 2019 档案

BER
摘要:BER全称Bit Error Ratio,比特出错概率,是衡量通信系统性能的最根本指标。 采用纠错编码,只要纠前BER小于某个门限值(BER容限点),纠错编码后就能实现纠后误码率为零的传输。 一般情况下BER都是指纠错编码前的误码率(纠前BER)。 阅读全文

posted @ 2019-09-10 22:56 阿长长 阅读(519) 评论(0) 推荐(0) 编辑

通信接收机同步模块
摘要:目前做了两个项目,对同步部分需要考虑的几个知识点的认识如下: 1,噪声 2,频偏 3,PN码 4,上采样 5,多径(OFDM) 以上5点要考虑的核心问题便是信道,即同步模块的设计就是用一个合适的PN码,搭配上合适的“相关”算法,以满足在某种无线信道条件下的性能需求。 阅读全文

posted @ 2019-09-07 20:42 阿长长 阅读(279) 评论(0) 推荐(0) 编辑

CAZAC序列
摘要:定义: CAZAC(Constant Amplitude Zero Auto Correlation),即为恒包络零自相关序列。 性质: 1,恒包络特性:任意长度的CAZAC序列幅值恒定。 2,理想的周期自相关特性:任意CAZAC序列移位n位后,n不是CAZAC序列的周期的整倍数时,移位后的序列与原 阅读全文

posted @ 2019-09-05 16:15 阿长长 阅读(1596) 评论(0) 推荐(0) 编辑

Verilog Tricks
摘要:1,可用generate产生512*FIFO 2,Vivado的warning也要全部排除 3,小module测完再往大module加 4,复位和IDLE处的置零操作一定要写全了 5,设计通信接收机时需考虑加入看门狗来监测异常并产生复位信号 阅读全文

posted @ 2019-09-05 11:48 阿长长 阅读(129) 评论(0) 推荐(0) 编辑

载波同步
摘要:时域载波同步: 估Θ,纠mod(Θ/LL,360) 频域载波同步: 估max_n,纠mod(max_n/LL,N) 提高纠偏精度: 时域mod(16Θ/LL,360*16) 频域mod(4max_n/LL,N*4) 注:时域LL表互相关序列间隔,频域LL表扩频序列长度(*上采样),本质也为序列间隔。 阅读全文

posted @ 2019-09-05 11:33 阿长长 阅读(500) 评论(0) 推荐(0) 编辑

导航

点击右上角即可分享
微信分享提示