Verilog数值大小比较

Verilog在进行数值比较时,一旦有负数存在,就一定要注意定义为signed型变量。

补充:在进行减法运算时,也要注意定义为signed型变量。

posted on   阿长长  阅读(6608)  评论(0编辑  收藏  举报

导航

< 2025年2月 >
26 27 28 29 30 31 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 1
2 3 4 5 6 7 8
点击右上角即可分享
微信分享提示