微纳电子材料

第一章

微电子技术集成电路发展历程

晶体管发明
- 光电导效应 --- 史密斯
- 半导体光生伏特效应---亚当史密斯
- 半导体整流效应--皮尔逊
- 威廉姆肖克莱提出结型晶体理论
- 约翰巴丁和布拉顿发明点接触半导体三极管，和库珀、施里弗共同创立了BCS理论
- 布喇顿固体器件代替真空管
- 基尔比发明集成电路
集成电路（IC）
- 作为一个不可分割整体执行某一特定功能电路组件
- 点接触--->平面型结构--->集成化
  
  离子注入工艺-->扩散工艺-->外延生长--->光刻工艺
集成电路主要特征
- 微米纳米计量
- 集成度高
- 期间电路微小型化
集成电路发展特点
- 集成度不断提高
- 小特征尺寸和大圆片技术不断适应发展需要
- 半导体产品高性能化多样化
- 微电子技术发展多工能化
- 化合物宽禁带半导体的新发展
集成度：每个芯片上集成的晶体管和元件数目
摩尔定律：每隔3年，特征尺寸缩小30%，集成度提高4倍
小特征尺寸和大圆片技术不断适应发展需要
- 缩小器件的特征尺寸，增大硅片面积
- 微米-->亚微米( 小于1µm ) -->超深亚微米（小于0.18 µm ）
- 除了提高速度性能外，实现单片上多功能化势在必行
- 汇聚传感、信息处理、存储和驱动系统为一体的单个芯片
化合物和宽禁带半导体的新发展
- 化合物半导体器件
  - 砷化镓为主
- 宽禁带半导体
  - 碳化硅，氮化镓，氮化铝，氮化镓高温高频，光电
集成电路分类
- ```
集成电路是元器件组成
元件：电阻，电容，电感，互联线，传输线
器件：各类晶体管，双极性场效应管
```
- 半导体集成电路
  - 采用外延生长、氧化、光刻、扩散等技术，将多个晶体管、电阻、
  - 硅集成电路是主流
  - 化合物集成：是砷化镓
- 混合集成电路
  - 是指将多个半导体集成电路芯片或半导体集成电路芯片与各种分立元器件通过一定的工艺进行二次集成
  - 无源元件(电阻，电容，电感)、半导体芯片、带有互联
    金属化层的绝缘基板
- 混合集成电路
  - 厚膜IC
  - 薄膜IC
有源器件（晶体管）结构工艺分类
- 双极型晶体管集成电路
  - 采用双极型晶体管作为有源器件。晶体管导电载流子同时有两种(双极)电子、空穴
  - 优点：速度快，驱动能力强，缺点是功耗大，集成度低
- MOS集成电路
  - 采用单极型晶体管有源器件，晶体管导电载流子只有一种
  - 优点：功耗低，集成度高，随着特征尺寸缩小，速度可以很高

集成电路制造特点

电路系统设计

版图设计优化

集成电路加工制造

集成电路封装

集成电路测试分析

集成器件物理基础

半导体基本方程

合金法

扩散法

平衡状态下pn结的

由于p区n区两种载流子浓度不相等，浓度差产生载流子扩散运动

n区电子向p区扩散，p区空穴向n区扩散

留下带正点是助力自和带负电的受主离子

在pn交界处积累点和，空间电荷区，形成自建电场方向从n区指向p区，阻止载流子扩散运动

空穴电子净运动等于零，空间电荷区中电荷不变，电场不变

空间电荷区

阻挡区

耗尽区

势垒区

取p区电势为零，n区电势比p区高

电势

势能

无外偏压，热平衡状态下

势垒高度正好补偿了N区和P区的费米能极差

无外偏压，热平衡pn结载流子分布图

同一种载流子在势垒区两边浓度服从玻尔兹曼分布

势垒区一侧边界处平衡少子浓度 = 另一侧边界平衡多子浓度x

有外加电压势垒区边界少子边界条件

小注入情况下，非平衡载流子浓度比平衡多子浓度小很多

势垒区边界处少子浓度与结上外加电压关系

如果外加正向偏压，Vn大于0，势垒区边界处少子浓度大于平衡浓度

如果外加反向偏压，Vn小于0，势垒区边界处少子浓度小于平衡浓度

耗尽层宽度向低掺杂浓度方向扩展

pn结单向导电性

高阻区外加电压几乎全部落在空间电荷区，将产生强电场

电子和空穴都是相应区域的少子，且高于平衡值，是非平衡少数载流子

进入半导体非平衡载流子是外加电压的结果，电注入

正向偏置下的pn结电流，伴随着载流子的扩散，必然存在相应的扩散电流，正偏pn结电流分量大小，流过pn结电流由p区注入到n区空穴流以及从n区注入到p区电子流两个分量组成如果pn结两侧掺杂浓度差别很大

正向片之下pn结空间电荷区

正偏和反偏下pn结少子分布

理想pn结模型伏安特性

总电流 = 少子电流+多子电流

每种载流子电流 = 漂移电流+扩散电流

小注入

注入少子比平衡态多子少的多n区要求 △P＜＜nn0，p区△n ＜＜pp0

耗尽层近似

载流子耗尽，电荷区由电离杂质组成，是高阻区，外加电压都落在耗尽层上，注入少子在空间电荷区以外中性区是扩散运动

不考虑耗尽层中载流子产生与复合

通过耗尽层的电子和空穴电流保持不变

玻尔兹曼边界条件

在有偏压下，耗尽层边界处载流子分布满女足玻尔兹曼分布

理想pn结直流伏安特性分析思路

非平衡少子载流子浓度作为边界条件，扩散区中载流子，连续性方程德奥及扩散区中非平衡少子分布，将非平衡少子浓度分布代入扩散方程，再算出少数载流子电流密度，将两种载流子扩散电流密度相加

定量表示流过pn结电流和加在pn结上电压v之间的关系

np0和pn0分别为p区和n区的少子电子和少子空穴浓度

正向电流密度随正向偏压呈指数关系迅速增大

反向电流密度

反向电流密度是常量，与外加电压无关

pn结单向导电性

实际pn结伏安特性

正向特性

（1）中等电流，理论值与实验值一致；
（2）小电流时，理论值比实验值小；
（3）大电流时，理论值比实验值大
（4）大、小电流时，曲线变缓J~exp[qV/(2k0T)]；

反向特性

实际值大于理想值，电流不饱和，随偏压增大

产生偏离的主要原因

势垒区中产生电流

势垒区内通过复合中心载流子产生率大于复合率，具有净产生率，势垒区产生电流，以IG表示
势垒区复合电流
1. 正向偏压下：电子和空穴势垒区复合，形成复合电流

pn结电容

pn结电容物理现象和定量描述

pn结外加偏压，势垒区使空间电荷区电荷量发生变化

可等效为pn结随外加电压变化给势垒区充放电，称为pn结电容效应

pn结电容分类：势垒电容CT和扩散电容 CD

pn结电容，电容通常是交流电容，结电容是微分电容

势垒电容是空间电荷层引起的电离杂质构成的空间电荷引起，电压变化载流子存入和取出，相当于电容充放电

存入：正偏增加，宽度减少，空间电荷区总电荷减少相当于，载流子载入势垒区

取出：正偏减少，宽度增加，空间电荷区电荷增加相当于载流子取出势垒区

正向偏压，空穴从p区注入到N区，当正向偏压增加时候，由p区注入到N区空穴增加，注入的空穴一部分，扩散走了，一部分增加了N区空穴积累，增加载流子浓度梯度，在外加电压变化，N扩散区积累非平衡空穴也增加，与它保持电中性的电子也响应增加，扩散区积累的电荷量随外加电压变化所产生的电容效应叫pn扩散电容

势垒电容CT，反偏起主要作用，反向饱和电流小

扩散电容CD，大正偏起主要作用，扩散电流大

pn结击穿

反向电压增加到一定时，反向电流突然急剧增大，称为pn结反向击穿

击穿现象中，电流增大基本原因不是由于迁移率增大，而是由于载流子数目增大

击穿分为

不可恢复的热电击穿

可以恢复的雪崩击穿隧道击穿

雪崩击穿

反向电压较高，pn结中内电场较强，参加漂移载流子受到加速与势垒区中性原子相碰，使价电子受激发产生新的电子空穴对也被加速的链式反应，载流子浓度和反向电流骤增，载流子迅速增加效应，倍增效应，势垒区中高能量的电子和空穴对吧价带中电子激发到导带，产生了剧增的电子-空穴对

掺杂浓度较低，材料电阻率高，击穿电压也高，势垒区宽，为了达到击穿时电场强度需要外加电压就越高，工艺水平不平整，出现极端放电降低击穿电压，雪崩击穿具有正的温度系数

齐纳击穿

电子具有波动性，可以穿过位能比电子动能高的势垒区

对掺杂浓度高半导体，pn结耗尽层很薄，势垒很陡峭

电压越大，势垒区能带越陡n区导带比p区价带还低

热电击穿

当功率器件中pn结上加反向电压，流过pn结电流要引起热损耗，电压越大，对应损耗功率也越大

如果没有良好的散热条件使这些热能及时传递出去，将引起温度上身，反向饱和电流密度随温度按指数规律上升，产生热能也迅速增大，如此循环最后就热电击穿，热电击穿后，pn结损坏不能恢复，器件使用一定要有良好的散热，防止热击穿

二极管等效电路

等效电路模型，便于对电路进行定量分析，用等效电路代替器件

分析电路时器件前端电压和电流关系很复杂，常用等效电路来代替相应的器件，根据二极管VI特性，电容，击穿电压特性，将二极管用恒流源（伏安特性），电容，电阻组成电路来等效

电容电阻组成电路简称器件模型，跟腱炎器件模型提取模型参数

根据二极管VI特性电容击穿电压特性将二极管用恒流源，伏安特性，电容电阻组成电路等效

伏安特性

pn结p区，n区中性区电阻Rs

pn势垒区电容，扩散电容

pn结应用

pn结基本就是用二极管，钳位，检波，稳压

在集成电路特殊作用

做pn结隔离，利用pn结反向反向截至性质，实现不同元器件隔离利用pn结电容特性可作为集成电路电容器

双极型晶体管

双极型晶体管结构

两个背对背PN结组成三层结构

三个区，两个结，三个极

按照组合方式，NPN,PNP

晶体管剖面图

晶体管电路连接方式

共基极接法：理解晶体管放大作用的物理过程

共发射极接法：具有较大的放大能力，在电路应用中被广泛采用

晶体管的偏置方式

工作模式	发射结 (Vbe)	集电结 (Vbc)
放大	正偏	反偏
饱和	正偏	正偏
截止	反偏	反偏
逆转	反偏	正偏

对于NPN管，两个结上的电压分别为VE=VE-VE和V=VB一Vc第一个字母代表参考高电位的电极第二个字母代表参考低电位的电极对于PN管，发射极电流以流出为正，基极电流和集电极电流以流人为正

少数载流子分布

双极晶体管直流电流增益

表示输入电流Ie 变为输出电流的能力

共基极直流电流增益等于注入效率与基区输运系数的乘积。
电流增益小于1。电流增益越大，晶体管性能越好。

2.4.2 影响晶体管直流特性的其他因素

1、基区变宽效应和欧拉电压

2、大电流效应

3、小电流特性

(1)理想情况下晶体管输出特性曲线

当Vce小于1V以下，集电结处于正偏，集电结收集能力减弱，
脱离正常放大状态，Ic迅速下降，饱和区。

晶体管输出特性曲线 (集电结电流电压特性)

在共发射极电路正向有源模式下(放大区)，对于给定的基极电流，集电极电流应当与集电极电压无关。图(b)中的曲线斜率应为零。但图(b)中的电流却随集电极电压的增加而增加。这种现象起因于晶体管的基区宽度调变效应(厄利效应)。

基区变宽效应及厄利电压

基区宽度调变效应可解释如下：
前面的讨论中默认有效基区宽度是不变的，实际上是集电结偏压的函数。
的变化：

可见共发射极电流增益正比于，当增加时，集电结空间电荷区展宽，使有效基区宽度减小，减小使增加，从而集电极电流将随的
增加而增加。

减少基区变宽效应的影响

增大基区宽度，使基区变宽的相对影响变小

提高基区掺杂浓度，对于一定的集电结电压，耗尽层向基区扩展变小

这两条与增大电流增益矛盾，实际中应综合考虑

大电流效应

(1)共发射极电流增益与工作电流的关系

大注入是否出现取决于发射结注入电流密度大小

电流集中于离基极近的发射结边缘，易产生大注入

结型场效应晶体管（JFET）

P+区连在一起，称为栅极(g: gate)
位于栅极间的n型区域称为沟道
沟道两端：漏极(d:drain)和源极(s:source)

场效应：半导体的电导率被垂直于半导体
表面的电场调制的效应

工作时，漏(d)和源(s)端加电压VDS，沟道中产生电流ID

如果栅(g)和源(s,接地)之间加反偏电压VGS, P+N结的势垒区(空间电荷区，高

阻区)要扩展，方向是向低掺杂区域扩展，即向N沟道区扩展，使沟道变窄。

栅源间电压改变，改变沟道大小，改变电导，改变漏源电流

沟道电流的工作特点

JFET的栅极一般都加反向偏压，且栅结的耗尽层主要向沟道区
扩展。改变栅结电压可以控制栅结耗尽区宽度，以改变导电沟
道宽度，从而控制输出漏源之间的电流。

栅源VGS控制沟道大小，从而控制漏源之间的电流，电压控制器

栅源VGS加在反偏PN结，控制电流很小，用小的输入控制大的输出功率

漏源ID是在沟道中电场作用下多数载流子漂移电流，而且只涉及一种载流子，是单极器件。

N沟道JFET直流输出特性

源极(S)接地(零电位)，沟道两端所加电压为VDS，即电压由源极(0)逐渐增加到漏极（VD）(正电位)。

沿着源极到漏极PN结的反向偏压渐强，空间电荷区沿沟道方向
扩展程度不同。

VGS=0情况下,电压由源极(0)逐渐增加到漏极(VD)

靠近源端处的PN结为零偏；靠近漏端处的PN结为反偏。

线性区：VDS很小，扩展不明显，ID随VDS线性增加

靠近源端处的PN结为零偏；靠近漏端处的PN结为反偏。

耗尽区沿沟道方向扩展程度不同(漏端>源端)，靠源端处的

沟道面积最大，沿沟道方向逐步减小，漏端处的沟道面积最小。

过渡区：VDS增加，漏端栅源耗尽层加宽，沟道变窄，电阻增加
Id随VDS增加趋势减缓。

夹断：VDS增大，漏端沟道进一步变窄，当漏端沟道截面积减

少到零，沟道夹断。

饱和区：出现夹断，VDS=饱和电压VDsat, 夹断点向源端移动，

夹断点电压不变，有效沟道区中的压降保持VDsat ，

所以ID也维持IDsat不变，达到饱和。

击穿区：VDS继续增大，栅极和沟道间的反偏电压过大，导致

PN结击穿，进入击穿区。

沟道长度调制效应：沟道夹断之后，漏极电压进一步增加时，耗尽区
的长度增加，电中性的沟道长度减小。这种现象称为沟道长度调制。
在沟道中心，电中性的沟道区承受电压，耗尽的沟道区承受电压。由于
被减短的电中性沟道长度承受着同样的，而沟道长度减少了，因而，
对于夹断后的任何漏极电压，都会使漏极电流略有增加。