计组学习10——Sequential Logic 时序逻辑电路

计组学习 —— Sequential Logic 时序逻辑电路

又来更新啦，前段时间先是疫情阳了，之后一段时间在看操作系统的课，因为学校自己的课讲的比较水，学了也没什么很大的心得和收获。也试图看哈工大李治军老师的课，啥也看不懂，唉。

之后一段时间可能要更新一些关于openHarmony开发的内容，因为接到了开发的任务，但是我目前还是什么都不懂的状态，唉。

Muxes 多路复用器

• Multipexor("MUX")是一种选择器，就像“if”一样

• 一个简单的 n位 二选一 多路选择器

  

• 下端叫s端，图里没有显示，如果s输入为0，则让A输入到C，如果s输入为1，则让B输入到C

• 布尔表达式：$\large c=\overline{s}a+sb$

1位 4选1 多路选择器

• Schematic：

  

• 布尔表达式：$\large e=\neg s_1 \neg s_0 a+\neg s_1 s_0 b + s_1 \neg s_0 c+ s_1 s_0 d$

• 然而，我们可以使用其他方式组成这样的电路：

  • 可供选择的分级办法：

    

  Sequential Logic Timing 时序逻辑的时序

  我们可以发现，我们已经可以实现最基本的电路的判断，实现基本的逻辑，甚至可以实现计算与条件判定，但是我们一直对电路失去了“掌控感”，也就是所谓的打开和关闭的感觉，我们没有进行储存之类的工作

State Elements

• 是一些时候储存值的位置
  • 寄存器文件
  • 内存（caches和主存）
• 帮助控制在组合逻辑块中的信息流
  • 状态元素用于在组合逻辑块的输入端保持信息的移动，并允许有序通过

Accumulator 累加器

这个例子可以很好解释为什么我们需要时序

• 首先尝试实现累加？

  

  答案是不行！

  • 我们该如何控制下一个for步骤的迭代器呢？
  • 我们怎么把S设置为初始0呢？

  最终原因：我们的“控制”不够！

• 可以实现的例子：

  

  • 寄存器可以通过reset来输出0，这样清空s以内的垃圾

为什么我们这里也使用寄存器这个词汇呢？

• 事实上就是同一个东西，寄存器就是实现这些功能的小小内存

后面学不下去了，感觉听英文课太难了，之后再找一个中文课听，跟上字幕，翻译也都是机翻，一些名字不知道对应的汉语