modelsim仿真时让状态机波形显示状态的名字
摘要：
在使用Verilog编写有限状态机等逻辑的时候，状态机的各个状态通常以参数表示（如IDLE等）。当使用ModelSim仿真的时候，状态机变量在wave窗口中以二进制编码的形式显示，如下面所示，这种显示形式不是很直观，但我们可以使用ModelSim提供的命令将状态机变量以“文本”形式的参数名显示，从而有利于调试。 下面以一个实例来说明。 代码来源：http://www.cnblogs.com/oomusou/archive/2011/06/05/fsm_coding_style.html 源文件： 1 /* 2 (C) OOMusou 2011 http://oomusou.cnblogs... 阅读全文
posted @ 2014-01-03 23:31 ZcsTech 阅读(3317) 评论(0) 推荐(0) 编辑
