摘要： MATLAB启动后，自动执行的代码为 C:\Program Files\MATLAB\R2017b\toolbox\local\matlabrc.m MATLAB对这个脚本的描述： %MATLABRC Master startup MATLAB script. % MATLABRC is autom 阅读全文

摘要： LO的产生过程如图： 各个模块都有高灵活性。 1、参考时钟即是AD9361全局参考时钟，可以是外接晶振的片上DCXO，或是外部输入的有驱动能力的时钟信号。根据FM-COMMS5的设计，参考时钟可以使用时钟Buffer + 40MHz晶振构成的参考频率源。 （1）关于DCXO的说明：DCXO即数控晶体 阅读全文

摘要： TDD双向放大器的设计分为三部分：LNA部分、PA部分和控制开关部分。为了调试方便，已经在三个Altium工程里面分别设计了三部分。现在需要合并成一个板子，为了保留已有的布局布线的工作量，采用这个办法可以快速合并工程。 一、对已有的三个工程进行元器件重新标号，并更新到各自的PCB文件中。 1、在原始 阅读全文

摘要： 先简单介绍一下ILA（Integrated Logic Analyzer）生成方法。这里有两种办法完成Debug Core的配置和实现。 方法一、mark_debug综合选项+Set Up Debug设定ILA参数。 1、在信号（reg或者wire）声明处加mark_debug选项，方法如下： // 阅读全文

摘要： 1、板载时钟配置。 ZC706有200MHz LVDS差分时钟源SiT9102，作为ZYNQ系统参考时钟。 COMMS5板子上有ADCLK846时钟Buffer分路器作为AD9361的时钟源，AD846双路输出，分别作为两个AD9361的单端时钟源。ADCLK846的输入是1.8V有源晶振40MHz 阅读全文

摘要： 高阶调制（QAM，MQAM）信号中做基带映射，格雷码作为一种规范的映射规则，加上I，Q方向上相邻两个星座点对应的Bit_Cluster中只有一个Bit不同，所以有方便统一的特性。 以16QAM为例，先上Gray Code 16QAM星座图： 这样的映射有以下规则： 比特高2位，在I路符号从负到正方向 阅读全文

摘要： 1、在Allegro中导入Netlist时，需要进行封装路径的设定： 在Setup->User Preference的Path->Library下面，设定所需封装文件（psm）、焊盘文件（pad）的路径。 2、在Allegro中导入Netlist时，报错： ERROR的原因是，搜索封装库的时候先搜索 阅读全文

摘要： 问题描述：Dell Vostro 5460有一个机械盘，有一个半高的mSATA SSD，现在想将系统重装到mSATA SSD上，但是机子BIOS的Boot选项没有mSATA，只有机械盘，怎么办？ 解决流程： 条件：原来的系统必须格掉，不能保留了。 1、U盘启动进入PE（这次使用的是WePE的U盘启动 阅读全文

摘要： 本文参考了https://blog.csdn.net/wenxinwukui234/article/details/42119265/ 关于2进制补码的思考和讨论。 即使在变量声明的时候定义了signed属性， 在Verilog中使用>（大于），>=（大于等于），<（小于）和<=（小于等于）进行有符 阅读全文

摘要： 官方的参考文档是：https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/cgn_r_coe_file_syntax.htm Xilinx COE文件用来初始化ROM内容，设置固定系数FIR的系数，还有其他的功能。 COE文件 阅读全文