芯片供电方案小记

一、集成收发器

　　1、AD9361

　　（1）逻辑内核、模拟电路（VDDA1P3_TX_LO，VDDD1P3_DIG等等）：DC+1V3；[这个域使用单独的LDO进行供电，参考TPS7A92，2A输出LDO]

　　（2）IO管脚电压（VDD_INTERFACE，VDD_GPO）：VCCD+1V8

二、FPGA

　　1、Altera EP4CE75F23C6

　　（1）逻辑内核（VCC_INT）：VCCD+1V2

　　（2）数字-锁相环（VCCD_PLL）：VCCD+1V2；[与VCC_INT域同源，并隔离]

　　（3）模拟电路-锁相环（VCCA）VCCA+2V5；[低纹波]

　　（4）IO BANK电压（VCCIO）：VCCD+1V8

　　***VCCD_PLL和VCCA负责的PLL电路有什么不同之处，查阅资料后会补充。***

　　（5）JTAG，电平可以是2.5V，3.0V，或者3.3V。JTAG信号处于BANK 1

　　　信号线使用VCCD+2V5上拉，JTAG 10-Pin插口供电VCCD+2V5（详见C4_Book1在pp8-54的Figure8-28和pp8-47的Figure 8-23、Figure8-24）；

　　（6）AS，信号线使用VCCD+3V3加Shottky二极管保护。AS信号处于BANK 1和BANK 6