Luluuu

摘要： 详细版：https://www.jianshu.com/p/84bda53827c8 第一种方法： 读写excel2007文档的perl模块： Spreadsheet::XLSX（读）和Spreadsheet::WriteExcel（写） 一、首先安装包 这两个依赖包安装完毕之后，就用到主要的包：S 阅读全文

摘要： 编码问题是广泛存在的，只有正确的编码才能在不同的地方正确的显示内容。而在数据的获取和转移过程中，编码经常是很需要注意的问题。perl有功能很好的编码处理模块Encode。在程序里简单的use Encode就可以使用了。用到的方法主要是两个： 结果 ＝ encode(编码方式a，要转码的字串) 结果 阅读全文

摘要： Verilog语言可以有多种方式来描述硬件，同时，使用这些描述方式，又可以在多个抽象层次上设计硬件，这是Verilog语言的重要特征。 在Verilog语言中，有以下3种最基本的描述方式： 数据流描述：采用assign连续赋值语句 行为描述：使用always语句或initial语句块中的过程赋值语句 阅读全文

摘要： specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时（path delay），由specify开始，到endspecify结束，并且只能在模块内部声明，具有精确性（accuracy）和 阅读全文

摘要： find /xxx/xxx -name xxx.txt | xargs cat >> file.txt 阅读全文

摘要： SolvNet spyglass clock_11 内部 generated clocks 在shift mode 不被 testclock 控制。 Fix View the Incremental Schematic of the violation message. The Schematic 阅读全文

摘要： Vim使用总结 1、三种模式 2、常用命令 光标移动(Cursor Movement) 命令 作用（解释） h,j,k,l h表示往左，j表示往下，k表示往右，l表示往上 Ctrl+f 上一页 Ctrl+b 下一页 w, e, W, E 跳到单词的后面，小写包括标点 b, B 以单词为单位往前跳动光 阅读全文

摘要： 【摘自夏宇闻《verilog设计教程》】一般情况下，Verilog HDL源程序中所有的行都将参加编译。但是有时希望对其中的一部分内容只有在满足条件才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，而当条件不满足是则编译另一部分。 条件编译命 阅读全文

摘要： 『转载』Debussy快速上手（Verdi相似） Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagra 阅读全文

摘要： 在Perl中可以用open或者sysopen函数来打开文件进行操作，这两个函数都需要通过一个文件句柄（即文件指针）来对文件进行读写定位等操作。下面以open函数为例：1：读：open(文件句柄，"<文件名")/open(文件句柄，"文件名")，前提文件必须已经存在，否则会返回0，出错信息在$!中。2 阅读全文