摘要: 根据逻辑电路的不同特点,数字电路可以分为:组合逻辑和时序逻辑。 1 组合逻辑: 组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原本的状态无关,逻辑中不牵涉跳变沿信号的处理,组合逻辑的verilog描述方式有两种: (1):always @(电平敏感信号列表) always模块的敏感列表 阅读全文
posted @ 2019-05-21 11:42 Luluuu 阅读(965) 评论(0) 推荐(0) 编辑