那些城市那些花

CCX/CORE/L1/L2/L3之定义及关系

摘要：在CPU中，CCX（Compute Complex）、核心（Core）以及L1、L2和L3缓存是不同层次的内存层次结构和处理单元。 1. CCX（Compute Complex）：CCX是AMD Ryzen处理器架构中的一个基本组成单元。它由多个CPU核心组成，并共享一定的缓存和其他资源。每个CCX 阅读全文

posted @ 2024-11-24 22:00 那些城市那些花阅读(129) 评论(0) 推荐(0)

PCIe学习笔记（一）-------1.2 PCIe总线简介

摘要： 1，PCIe概览 PCIe是第三代外围设备总线，英文缩写为PCIe或者PCI Express。PCIe是点对点，全双工的差分传输信号总线。点对点互连表示链路上的电气负载有限，从而使发送和接收频率可扩展到更高。PCIe目前成熟的版本有GEN1，GEN2，GEN3，GEN4和GEN5，每一代相较上一代传阅读全文

posted @ 2024-08-29 14:23 那些城市那些花阅读(455) 评论(0) 推荐(0)

SATA、PCIe、AHCI、NVMe

摘要： IT 界总喜欢发明新名词。而且同一个东西，可能有几个不同的名字。同一个名字，又可能指不同的东西。存贮设备，近年有许多新发展，因此新名词也层出不穷，造成不少混乱。这里班门弄斧整理一下，如有错误，欢迎指正。由于篇幅的关系，太旧的标准就不讨论了，如 IDE、PATA 等。这里主要讨论 SATA、PCIe、阅读全文

posted @ 2024-07-10 00:54 那些城市那些花阅读(1046) 评论(0) 推荐(0)

常用UCLI 命令汇总

摘要：阅读全文

posted @ 2024-06-06 10:38 那些城市那些花阅读(120) 评论(0) 推荐(0)

深入PCI与PCIe之一：硬件篇

摘要： PCI总线和设备树是X86硬件体系内很重要的组成部分，几乎所有的外围硬件都以这样或那样的形式连接到PCI设备树上。虽然Intel为了方便各种IP的接入而提出IOSF总线，但是其主体接口(primary interface)还依然是PCIe形式。自PC在1981年被IBM发明以来，主板上都有扩展槽用阅读全文

posted @ 2023-02-01 00:00 那些城市那些花阅读(1080) 评论(0) 推荐(0)

被带宽限制的AI性能，在HBM2和GDDR6上“重生”

摘要：人工智能经过几十年的发展，在数据爆炸时代正处于良性循环，大量的数据用于制造和训练神经网络，而后利用神经网络筛选并理解这些数据。不过，我们仍然对于更好的人工智能有巨大需求，据Open AI的一份报告显示，从2012到2019年，人工智能训练集增长将近30万倍，每3.43个月翻一番，比摩尔定律快250 阅读全文

posted @ 2023-01-31 15:00 那些城市那些花阅读(462) 评论(0) 推荐(0)

vim字符串替换命令

摘要： Vim可以在尾行模式下使用:substitute命令将指定的字符串替换成其他目标字符串。通常我们可以使用该命令的缩写格式:s进行来进行vim字符串替换操作一、Vim替换字符串命令的语法 Vim替换字符串命令的基本语法是 :[range]s/目标字符串/替换字符串/[option]，其中range 阅读全文

posted @ 2023-01-30 12:04 那些城市那些花阅读(4763) 评论(0) 推荐(0)

grep 命令详解

摘要： grep简介grep [-acinv] [--color=auto] '匹配的字串' 文件名称选项与参数：-a ：将二进制文件以text文件的方式匹配-c ：统计匹配到的字串次数-i ：忽略大小写-n ：输出行号-v ：反向选择，不输出匹配项-E : 使用正则匹配-o : 单独取出匹配项-A : 下阅读全文

posted @ 2023-01-29 10:15 那些城市那些花阅读(418) 评论(0) 推荐(0)

Cadence GDDR6PHY Register Interface

摘要： The Cadence GDDR6 PHY includes two separate and independent register interfaces. Only one of them is expected to be used for a given application; The 阅读全文

posted @ 2022-08-09 23:41 那些城市那些花阅读(179) 评论(0) 推荐(0)

[Cadence GDDR Solution]Architectural Block Diagram

摘要： The Cadence Cadence® Denali® GDDR6 PHY is implemented with a slice-based architecture. Individual slice components are hardened and placed multiple ti 阅读全文

posted @ 2022-08-09 22:54 那些城市那些花阅读(288) 评论(0) 推荐(0)