摘要： CRC全称循环冗余检验(Cyclic Redundancy Check， CRC)在数据传输的领域应用广泛，是一种比较常用的检错方法，它是利用除法及余数的原理来作错误侦测的。 貌似大学的课本《通信原理》讲过CRC的原理不过基本是以二进制的多项式形式来说明，对于毕业多年的社畜来说难以理解，下面就以最简 阅读全文

摘要： MII是英文Medium Independent Interface的缩写，翻译成中文就是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常见的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII等。下面笔者只对G 阅读全文

摘要： 测量频率在自动化测试应用广泛，常用的测频率的工具也有挺多，比如示波器，频率计等。外部信号给到FPGA无非是0和1，因此测量频率主要是对周期信号进行统计，原理也挺简单。测量频率的方法也很多，这里就简单的列举下笔者知道的两种方式，其实下面的这两种方式原理差不多。 原理基本都是通过等时间计算频率，公式为: 阅读全文

摘要： 最近开始做关于以太网接口传输的FPGA项目，算是初次接触吧，以往用的FPGA都是由PS端完成以太网的传输。刚接触以太网接口很多东西都是不熟悉的，只能通过网络查找相关的信息，事实上网上很多文章写得都很好，不过我这里也做下简单的记录，记录自己的调试过程以及一些心得。 以太网的概述 以太网(Etherne 阅读全文

摘要： 时钟分频在实际项目中的使用率非常高，下面就总结几种笔者所知道的分频方式。这里讲的分频方式，占空比都为50%。 第一种不用自己写代码，直接调用官方的IP核或者原语，但是很多FPGA的PLL资源是有限的，因此一般只用于对使用比较多的时钟信号进行倍频分频。 第二种就是最常用的，也是最简单易懂的分频方式，这 阅读全文

摘要： FIFO在FPGA实际开发中使用非常的频繁，各个FPGA厂商也都会有配套的FIFO IP核。FIFO在缓存数据以及做跨时钟域处理起到了非常重要的作用，FIFO先进先出的模式，没有地址信号，这与rom,ram是有区别的，而且FIFO是读出多少就少多少。 我们使用FIFO正常情况都是用官方IP核或者原语 阅读全文

摘要： 做FPGA开发离不开仿真，仿真对于FPGA的调试开发起到了很好的辅助作用。对于新手而言仿真就更加重要了，老练的FPGA开发者时序了然于胸，对于简单的IP核开发是可以省略仿真的步骤，但是对于绝大多数的情况而言，仿真不仅能提高工作效率，而且能够提高开发者的时序分析能力。仿真是验证最常用的手段，虽说现在很 阅读全文

摘要： 首先打开vivado新建一个简单得工程，按以下步骤，我用的vivado版本是2020.1的，但所有版本的vivado大体流程差别不大。 创建新的工程，点击next 根据实际情况起项目名称及项目存放地址，这里是对上一篇的GPIO进行封装，就取GPIO的名称。 默认选项一路Next 选择对应的芯片，我用 阅读全文

摘要： GPIO对于相对来说算是最简单的一个功能IP了，就只是单纯的输出0或1，复杂点的就是GPIO的三态输出。不过熟悉GPIO的原理后，用Verilog来实现并不困难，难度点主要是寄存器的分配计算，可能计算起来确实挺麻烦。 话不多说，直接上代码： 顶层文件Axi4_Gpio.v,例化了上一篇文章讲到的Ax 阅读全文

摘要： 用过Xilinx Z7系列的过来人应该都很熟悉AXI4_lite协议，Z7的优点就在于有了soc,而如何将PL，PS端的信号互联，Xilinx就用到了AMBA协议的AXI部分。现在就AXI4_lite协议来分析下，AXI4_lite属于AXI4协议的轻量级形式，是简化版的 AXI4 接口， 用于较少 阅读全文