【Makefile】Makefile语法学习笔记
语法规则
目标 ... : 依赖 ...
命令1
命令2
...
Makefile的核心规则，类似于一位厨神做菜，目标就是做好一道菜，那么所谓的依赖就是各种食材，各种厨具等等，然后需要厨师好的技术方法类似于命令，才能作出一道好菜。
同时这些依赖也有可能此时并不存在，需要现场制作，或者是由其他厨师做好，那么这个依赖就成为了其他规则的目标，该目标也会有他自己的依赖和命令。这样就形成了一层一层递归依赖组成了Makefile文件。
Makefile并不会关心命令是如何执行的，仅仅只是会去执行所有定义的命令，和我们平时直接输入命令行是一样的效果。
1、目标即要生成的文件。如果目标文件的更新时间晚于依赖文件更新时间，则说明依赖文件没有改动，目标文件不需要重新编译。否则会进行重新编译并更新目标文件。
2、默认情况下Makefile的第一个目标为终极目标。
3、依赖：即目标文件由哪些文件生成。
4、命令：即通过执行命令由依赖文件生成目标文件。注意每条命令之前必须有一个tab保持缩进，这是语法要求（会有一些编辑工具默认tab为4个空格，会造成Makefile语法错误）。
5、all：Makefile文件默认只生成第一个目标文件即完成编译，但是我们可以通过all 指定所需要生成的目标文件。
变量
$：符号表示取变量的值，当变量名多于一个字符时，使用"()"
$@:指代当前的target,表示生成的目标文件
$<:代表第一个依赖文件，指代prerequisites(依赖条件)
$^:指代prerequisites中的所有项，以空格分隔
$?:指代prerequisites中比目标文件的时间戳更新的那些文件
$(@D)和$(@F)对$@拆解得到的编译目标存放的目录和编译目标的纯文件名
$(<D)和$(<F)同上，只不过是$<拆解得到的目录和纯文件名
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c,%.o,$(SRC))
ALL:hello.out
hello.out:$(OBJ)
gcc &< -o $@
$(OBJ):$(SRC)
gcc -c $< -o $@
变量赋值
1."="是最普通的等号，在Makefile中容易搞错赋值等号，使用"="进行赋值，变量的值是整个Makefile中最后被指定的值。
VIR_A = A
VIR_B = $(VIR_A) B
VIR_A = AA
经过上面赋值后，最后VIR_B的值是AA B，而不是A B。
2.":="表示直接赋值，赋予当前位置的值。
VIR_A := A
VIR_B := $(VIR_A) B
VIR_A := AA
最后BIR_B的值是A B，即根据当前位置进行赋值。因此相当于“=”，“：=”才是真正意义上的直接赋值
3、" ?= " 表示如果该变量没有被赋值，赋值予等号后面的值。
4、" += "和平时写代码的理解是一样的，表示将符号后面的值添加到前面的变量上
VARIABLE = value # 在执行时扩展，允许递归扩展
VARIABLE := value # 在定义时就扩展(和Mathematica的逻辑相反)
VARIABLE ?= value # 只有在该变量为空时才设置值
VARIABLE += value # 将值追加到变量的尾端
预定义变量
CC：c编译器的名称，默认值为cc。cpp c预编译器的名称默认值为$(CC) -E
CC = gcc
回显问题，Makefile中的命令都会被打印出来。如果不想打印命令部分 可以使用@去除回显
@echo "clean done!"
函数
通配符
匹配目录下所有.c文件，并将其赋值给SRC变量
SRC = $(wildcard ./*.c)
这个函数有三个参数，意思是去除SRC中的所有值，然后将.c替换为.o最后赋值给OBJ变量。
OBJ = $(patsubst %.c,%.o,$(SRC))
示例：如果目录下有很多个.c 源文件，就不需要写很多条规则语句了，而是可以像下面这样写
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
ALL: hello.out
hello.out: $(OBJ)
gcc $(OBJ) -o hello.out
$(OBJ): $(SRC)
gcc -c $(SRC) -o $(OBJ)
这里先将所有.c 文件编译为 .o 文件，这样后面更改某个 .c 文件时，其他的 .c 文件将不在编译，而只是编译有更改的 .c 文件，可以大大提高大项目中的编译速度。
伪目标
伪目标只是一个标签，clean是个伪目标没有依赖文件，只有用make来调用时才会执行
当目录下有与make 命令 同名的文件时 执行make 命令就会出现错误。
解决办法就是使用伪目标
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
ALL: hello.out
hello.out: $(OBJ)
gcc $(OBJ) -o hello.out
$(OBJ): $(SRC)
gcc -c $(SRC) -o $(OBJ)
clean:
rm -rf $(OBJ) hello.out
.PHONE:clean ALL
通常也会把ALL设置成伪目标
Makefile约定俗称的一些伪目标如下
- all 通常是最终目标，其功能一般是执行其它所有的目标，编译整个项目
- clean 通常是删除所有在编译过程中，被make创建的文件，也包括最终的可执行文件
- install 通常是安装已在本地编译好的程序，其实就是把目标可执行文件(或者库文件和附带的头文件)拷贝到指定的位置
流程控制
比如if结构：
DEBUG ?= 1
ifeq (${DEBUG},1)
CFLAGS = -g3 -Wall -DDEBUG
BIN_DIR = bin/debug
else
CFLAGS = -O2 -DDEBUG
BIN_DIR = bin/release
endif
在上面这个例子中，如果make自带了DEBUG的定义就使用，否则DEBUG使用默认值1，然后进入if语句，根据DEBUG的值分别进入一个分支，设置编译选项CFLAGES个目录BIN_DIR。
同样的还有for循环结构：
LIST = one two thread
all:
for i in $(LIST); do \
echo $$i; \
done
嵌套执行Makefile
在一些大工程中，会把不同模块或不同功能的源文件放在不同的目录中，我们可以在每个目录中都写一个该目录的Makefile这有利于让我们的Makefile变的更加简洁，不至于把所有东西全部写在一个Makefile中。
在子目录subdir目录下有个Makefile文件，来指明这个目录下文件的编译规则。外部总Makefile可以这样写
subsystem:
cd subdir && $(MAKE)
其等价于：
subsystem:
$(MAKE) -C subdir
定义$(MAKE)宏变量的意思是，也许我们的make需要一些参数，所以定义成一个变量比较有利于维护。两个例子意思都是先进入"subdir"目录，然后执行make命令
我们把这个Makefile叫做总控Makefile，总控Makefile的变量可以传递到下级的Makefile中，但是不会覆盖下层Makefile中所定义的变量，除非指定了 "-e"参数。
如果传递变量到下级Makefile中，那么可以使用这样的声明
export
如果不想让某些变量传递到下级Makefile，可以使用
unexport
export variable = value
等价于
variable = value
export variable
等价于
export variable := value
等价于
variable := value
export variable
如果需要传递所有变量，那么只要一个export就行了。后面什么也不用跟，表示传递所有变量
指定头文件路径
一般都是通过" -I "（大写i）来指定，假设头文件在：
/home/develop/include
则可以通过-I指定：
-I /home/develop/include
将该目录添加到头文件搜索路径中
在Makefile中则可以这样写：
CFLAGS=-I/home/develop/include
然后在编译的时候，引用CFLAGS即可，如下
yourapp:*.c
gcc $(CFLAGS) -o yourapp
指定链接库文件
与上面指定头文件类似只不过使用的是" -L "来指定
LDFLAGS=-L/usr/lib -L/path/to/your/lib
告诉链接器要链接哪些库文件，使用" -l "（小写L）如下：
LIBS = -lpthread -liconv
Makefile实例
工程目录如下：
f1
f1.c
#include "../include/myinclude.h"
void print1()
{
printf("Message f1.c\n");
return;
}
Makefile
../$(OBJS_DIR)/f1.o:f1.c
@$(CC) -c $< -o $@
f2
f2.c
#include "../include/myinclude.h"
void print2()
{
printf("Message f1.c\n");
return;
}
Makefile
../$(OBJS_DIR)/f2.o:f2.c
@$(CC) -c $^ -o $@
main
main.c
#include "../include/myinclude.h"
int main(int argc, char const *argv[])
{
print1();
print2();
return 0;
}
Makefile
../$(OBJS_DIR)/main.o:main.c
@$(CC) -c $^ -o $@
include
#include <stdio.h>
void print1() ;
void print2() ;
根目录Makefile
# 预编译定义
CC=gcc
# 预定义编译目录
SUBDIRS = f1 \
f2 \
main \
obj
# 预定义目标
OBJS=f1.o f2.o main.o
BIN=myapp
BIN_DIR=bin
OBJS_DIR=obj
# 传递预定义参数
export CC OBJS BIN OBJS_DIR BIN_DIR
all:CHECK_DIR $(SUBDIRS)
CHECK_DIR:
@mkdir -p $(BIN_DIR)
$(SUBDIRS):ECHO
@make -C $@
ECHO:
@echo $(SUBDIRS)
@echo begin compile
clean:
@$(RM) $(OBJS_DIR)/*.o
@rm -rf $(BIN_DIR)
Make编译log
参考文章：
