2016年11月28日

FS,FT,DFS,DTFT,DFT,FFT的联系和区别 数字信号处理

摘要: DCT变换的原理及算法 文库介绍 对于初学数字信号处理(DSP)的人来说,这几种变换是最为头疼的,它们是数字信号处理的理论基础,贯穿整个信号的处理。 学习过《高等数学》和《信号与系统》这两门课的朋友,都知道时域上任意连续的周期信号可以分解为无限多个正弦信号之和,在频域上就表示为离散非周期的信号,即时 阅读全文

posted @ 2016-11-28 21:49 WHaoL 阅读(12038) 评论(0) 推荐(0) 编辑

几幅图片弄清DFT、DTFT、DFS的关系 数字信号处理

摘要: 原址:http://www.cnblogs.com/BitArt/archive/2012/11/24/2786390.html 很多同学学习了数字信号处理之后,被里面的几个名词搞的晕头转向,比如DFT,DTFT,DFS,FFT,FT,FS等, FT和FS属于信号与系统课程的内容,是对连续时间信号的 阅读全文

posted @ 2016-11-28 20:46 WHaoL 阅读(3110) 评论(0) 推荐(0) 编辑

PCB底层打印到热转印纸上 Altium Designer

摘要: 切记:如果是TopLayer,应该勾选镜像打印(Mirror) 切记:底层Bottom Layer ,不勾选镜像 阅读全文

posted @ 2016-11-28 19:47 WHaoL 阅读(2138) 评论(0) 推荐(0) 编辑

FPGA学习的一些误区

摘要: 转载自网络,作者不详。 我常年担任多个有关FPGA学习研讨的QQ群管理员,长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识,但是非常不幸的是很多菜鸟怀着一种浮躁的心态来学习FPGA,总是急于求成。再加上国内大量有关FPGA的垃圾 阅读全文

posted @ 2016-11-28 12:50 WHaoL 阅读(301) 评论(0) 推荐(0) 编辑

2016年11月27日

超全Altium Designer16 总结--Altium Designer

摘要: 原址:http://blog.csdn.net/qq_29350001/article/details/52199356 以前是使用DXP2004来画图的,后来转行。想来已经有一年半的时间没有画过了。突然转到AD,有些不适应。用了下发觉很多功能确实比DXP要来的强大。花了不少时间和精力,将之前的一些 阅读全文

posted @ 2016-11-27 20:14 WHaoL 阅读(32946) 评论(1) 推荐(4) 编辑

原理图和PCB元件对应查找--Altium Designer

摘要: 画PCB的时候,需要经常的去查看原理图上对应的元件,元件数目少还好找,数目多了找起来就比较扯淡。还好Altium Designer提供了不错的交叉查找功能。 建议使用两个显示器,一个显示器放原理图,另外一个显示器放PCB,这样找起来比较的方便。 1、 快捷键 :T+C 这个快捷键在原理图和PCB图中 阅读全文

posted @ 2016-11-27 20:02 WHaoL 阅读(25419) 评论(0) 推荐(0) 编辑

PCB下元器件重叠放置--Altium Designer

摘要: 这里指的是同层元件重叠,即在大的器件下放置小的器件;虽然程序设计规则默认同层元件重叠是错误的,但是在实际设计中,同层元件重叠却经常使用。以Altium Designer9.0为例:不过好像规则里并没有相应的设置,让重叠元件不显示绿色。一般是这样处理:Tools(工具)-Designer Rule Check(设计规则检查),在出现的对话框中,切换到Placement(布置)页面,取消Compone... 阅读全文

posted @ 2016-11-27 17:38 WHaoL 阅读(5929) 评论(0) 推荐(1) 编辑

2016年11月12日

左除与右除的区别--MATLAB

摘要: MATLAB 左除与右除的区别 先定义两个矩阵a和矩阵b。如下: /:右除。a/b表示矩阵a乘以矩阵b的逆。 \:左除。a\b表示矩阵a的逆乘以b。 ./:右除。a./b表示矩阵a中的每个元素除以矩阵b的对应的元素。.\:左除。a.\b表示矩阵b中的每个元素除以矩阵a的对应的元素。简单的记忆方法:棍 阅读全文

posted @ 2016-11-12 11:33 WHaoL 阅读(13527) 评论(0) 推荐(1) 编辑

2016年11月10日

【FPGA】 007 --Verilog中 case,casez,casex的区别

摘要: 贴一个链接:http://www.cnblogs.com/poiu-elab/archive/2012/11/02/2751323.html Verilog中 case,casez,casex的区别 在case语句中,敏感表达式与各项值之间的比较,是一种全等比较。每一位都必须相同才认为匹配。 cas 阅读全文

posted @ 2016-11-10 21:16 WHaoL 阅读(1152) 评论(0) 推荐(0) 编辑

2016年11月5日

CSD编码----数字信号处理--006

摘要: 有符号数(Signed Digit Number , SD) 1、有三重值 {0,1,-1} 2、应用在不用进位的加法器或乘法器中能够降低复杂性 因为通常可以通过非零元素的数来估计乘法的工作量,而应用SD表示法可以降低乘法的工作量。统计表明,数字的二进制补码中有一半数字是零,对于SD码,零元素的密度 阅读全文

posted @ 2016-11-05 17:32 WHaoL 阅读(1738) 评论(0) 推荐(0) 编辑

导航