摘要：
流程： 1.上位机枚举PCIE设备，向PCIE设备（FPGA）写入数据； 2.FPGA接收数据，数据的存放地址是经AXI总线映射的DDR3地址； 3.FPGA DMA 模块从指定的地址取出数据并显示； 需要注意： 1.PCIE写入速度较快，在这个前提下可能会出现带宽不足的问题； 2.通过写入一帧给一 阅读全文
摘要：
参考： https://blog.csdn.net/Reborn_Lee/article/details/120681972 https://blog.csdn.net/m0_56222647/article/details/136730026 https://docs.amd.com/v/u/en 阅读全文
摘要：
参考代码： https://github.com/SanjayRai/SRAI_HW_ACCEL_WINDOWS10_PCIe/blob/master/sw/inc/xdma_public.h https://github.com/SanjayRai/SRAI_HW_ACCEL_WINDOWS10_ 阅读全文
摘要：
xilinx原语详解及仿真之ISERDESE_iserdese2-CSDN博客 虽然都可用于串转并，但Iserders适用于将单个lane（当然是在IBUFD后）转成需要的格式输出的情况，而且需要搭配BUFR或BUFG来使用； 而IDDR相对来说只是把DDR数据转成SDR数据而已， 其实ISERDE 阅读全文
摘要：
知识： XDMA效率没有RIFFA高，最高似乎只支持1288位宽； 输出的用户时钟是250MHZ; IP核配置： 参考： https://docs.amd.com/r/zh-CN/pg195-pcie-dma/ 具体： 重要： PCIe:BARs标签页该标签页主要用于配置 BAR，所谓的使能和配置各 阅读全文
摘要：
参考文章： 一篇文章为你讲透双线性插值 - 知乎 (zhihu.com) 代码来自：无双软件学院 原理： 设计思想： 插值像素来自于指定坐标相邻两行像素； 注意问题： 缩小的情况： 可能某些行并不是当前所输出行所需要的行，这些是会被过滤掉的（需要设计电路来过滤）； 放大的情况： 如果没有使用DDR3 阅读全文
摘要：
参考： PCIE之RIFFA框架接口时序_riffa 框架-CSDN博客 一、概述 RIFFA是一个开源框架，用于实现简便的PCIE通信，使开发者只需要关注与数据相关的接口，不必花费大量时间用于TLP包的解析核封装。一个简单的结构框图如下： 二、接口时序 使用RIFFA框架开发只用关注用户侧的数据接 阅读全文
摘要：
这个方法可以用到状态机跳转的仲裁里； 可以节约非常多的时钟周期！ 1.4.2 PCI总线仲裁 由图 1‑2 可知，当今的PCI设备基本都能作为总线主设备（Bus Master device），所以它们都可以进行DMA与peer-to-peer的数据传输。在像PCI这种共享总线的体系结构中，各设备需要 阅读全文
摘要：
发包记得保持最小帧间隙！ 惭愧！大三就学过的，研究生反而忘掉了！ 阅读全文