TwoDogJay

摘要： Verilog实例数组 对于一个定义好的简单module，例如加法器之类，如果我们要对其进行几十次几百次的例化，并且这些例化基本都是相同的形式，那么我们肯定不能一个个的单独对其进行例化，此时我们就可以使用一种例化数组的方式进行快速的例化。 举个例子，如果我们要实现的功能如下： Now that yo 阅读全文

摘要： Verilog切片语法 题目要求如下 Create a 4-bit wide, 256-to-1 multiplexer. The 256 4-bit inputs are all packed into a single 1024-bit input vector. sel=0 should se 阅读全文

摘要： 题目要求如上不再赘述，主要关注到最后的四选一多路选择器。 最初编写的选择器代码如下 always@(sel) case(sel) 2'd0:q <= d; 2'd1:q <= in1; 2'd2:q <= in2; 2'd3:q <= in3; default: ; 此时会爆出警告 Warning 阅读全文