摘要： 1、需求分析---器件选型（一般altera的技术支持会根据需求，销量，性价比帮你选型）http://www.altera.com.cn/literature/sg/csg.pdfhttp://www.altera.com.cn/products/ip/iup/additional_functions_iup/m-intelliprop-sata-device.html需求分析：SATA支持的器件只有Arria II GX和Stratix IV 并且速度等级为-3的：成本、性能---性价比选择为ARRIAThe SATA Device Core is designed to be connec 阅读全文

摘要： 一、首先FPGA选型，根据要求，要看片上RAM；PLL个数;高速收发;LVDS个数，价格，速度等级，pof下载文件大小，封装，用户引脚个数等等是否满足要求----选型资料为http://www.altera.com.cn/devices/dvcs-index.html----http://www.altera.com.cn/products/selector/psg-selector.html------------------http://www.altera.com.cn/literature/sg/product-catalog.pdf二、准备工作：当选型结束之后，下载数据手册，在htt 阅读全文

摘要： HDMI正式商标类型数字图像/声音连接头产品历史设计者HDMI组织设计年代2002年12月制造年代2003年至今规格热插拔yes外接yes声音频号PCM,DVD-Audio,Super Audio CD,Dolby TrueHD,DTS Master Audio图像信号480,576,720,or 1080 (progressive or interlaced video).数据带宽10.2 Gbps at 340 Mhz缆线5 meters max.脚位数量19脚位配置Type A (Receptacle) HDMI引脚1TMDS Data2+引脚2TMDS Data2 Shield引脚3T 阅读全文

摘要： DVI接口是以Silicon Image公司的PanalLink接口技术为DVI转VGA转接头基础，基于TMDS（Transition Minimized Differential Signaling，最小化传输差分信号）电子协议作为基本电气连接。TMDS是一种微分信号机制，可以将象素数据编码，并通过串行连接传递。显卡产生的数字信号由发送器按照TMDS协议编码后通过TMDS通道发送给接收器，经过解码送给数字显示设备。 一个DVI显示系统包括一个传送器和一个接收器。传送器是信号的来源，可以内建在显卡芯片中，也可以以附加芯片的形式出现在显卡PCB上；而接收器则是显示器上的一块电路，它可以接受数字. 阅读全文

摘要： VGA由于良好的性能迅速开始流行，厂商们纷纷在VGA基础上加以扩充，如将显存提高至1M并使其支持更高分辨率如800X600或1024X768，这些扩充的模式就称之为VESA（Video Electronics Standards Association，视频电子标准协会）的Super VGA模式，简称SVGA，现在的显卡和显示器都支持SVGA模式。不管是VGA还是SVGA，使用的连线都是15针的梯形插头，传输模拟信号。VGA、SVGA、XGA、SXGA、UXGA是对就不同的分辨率的叫法，具体如下： VGA 640 x 480 SVGA 800 x 600 XGA 1024 x 768SXGA 阅读全文

摘要： VGA最早指的是显示器640X480这种显示模式。VGA 公插头(通常位于显示器侧) VGA技术的应用还主要基于VGA显示卡的计算机、笔记本等设备，而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上，VGA技术的应用却很少见到。本文对嵌入式VGA显示的实现方法进行了研究。 基于这种设计方法的嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示，还能以多媒体形式应用于日常生活。VGA接口VG... 阅读全文

摘要： /*************************************************************************************此程序实现了串口的接收并将接收的发送--经过测试--完全正常工作--效率非常高编程目的：简化各种RS232繁琐程序，在以后的工程中作为模块使用程序优点：简易--明了---高效程序缺点：暂时无--经过各种测试--很完美---可以发任意多的连续数据--FPGA全局都使用clK系统时钟为50MHZ 先发低位后发高位 先接收地位后接收高位--9600波特---8位数据--1位开始--1位结束--无停止位*************** 阅读全文

摘要： /*************************************************************************************此程序实现了串口的接收并将接收的发送--经过测试--完全正常工作--编程目的：简化网上的各种RS232繁琐程序，在以后的工程中作为模块使用程序优点：简易--明了程序缺点：存在着一点bug等待各位优化，基本使用还是莫有问题的全局都使用clK系统时钟为50MHZ 先发低位后发高位 先接收地位后接收高位--9600波特---8位数据--1位开始--1位结束--无停止位******************************** 阅读全文

摘要： //clK系统时钟为50MHZ 先发低位后发高位 先接收地位后接收高位module uart_tx (input clk,rst_n,UART_CTS,output reg UART_RTS,input UART_RXD,output reg UART_TXD,output [7:0] led);reg [3:0]state;reg [30:0] count;reg [7:0] data;assign led= rx_data;reg [7:0] rx_data;reg a,b;//reg[3:0] state;always @ (posedge clk)begin if(!rst_n) be 阅读全文

摘要： //clK系统时钟为50MHZ 先发低位后发高位 先接收地位后接收高位module uart_tx (input clk,rst_n,UART_CTS,output reg UART_RTS,input UART_RXD,output reg UART_TXD,output [7:0] led);reg [3:0]state;reg [30:0] count;reg [7:0] data;assign led= rx_data;reg [7:0] rx_data;reg a,b;//reg[3:0] state;always @ (posedge clk)begin if(!rst_n) be 阅读全文