会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
夏日时光
博客园
首页
新随笔
联系
订阅
管理
2019年9月18日
我的 FPGA 学习历程(15)—— Verilog 的 always 语句综合
摘要: 在本篇里,我们讨论 Verilog 语言的综合问题,Verilog HDL (Hardware Description Language) 中文名为硬件描述语言,而不是硬件设计语言。这个名称提醒我们是在描述硬件,即用代码画图。 在 Verilog 语言中,always 块是一种常用的功能模块,也是结
阅读全文
posted @ 2019-09-18 17:35 夏日时光
阅读(12664)
评论(0)
推荐(1)
编辑
公告