摘要：
在第 3 篇中讲到了如何使用图形进行仿真激励输入，图形输入法尽管简单易学，但如若要求复杂的仿真输入激励、较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了。 本篇以上一篇的 3-8 译码器为基础，讲一下 Modelsim 仿真工具的使用方法。在 Modelsim 中不再提供图形的激励输 阅读全文
摘要：
这篇讲的是使用 verilog 硬件描述语言编写一个 3 - 8 译码器。 3 - 8 译码器是一个简单的组合逻辑，用于实现并转串，其输入输出关系如下： | 输入 | 输出 | 000 --> 0000_0001 001 --> 0000_0010 010 --> 0000_0100 011 --> 阅读全文