FPGA实验debug记录
摘要：lab1——编写模拟16bit-BCD码到14bit二进制表示的.v文件 1.编写verilog文件，注意基本语法、变量类型等等。如： input 定义时不指明类型，output应指明（如reg），注意数据类型能否作为左值/右值； 定义reg变量时，注意可存储范围（如reg [2:0] i; 则i只
阅读全文
posted @ 2021-04-27 13:11
04 2021 档案
x86汇编debug记录
摘要：本文基于x86汇编语言，MASM汇编器。 1.MASM汇编器只支持汇编文件名<=8个字符的.asm文件 2.数据段可以用xxx db 100 dup('y')预定义空间，预定义空间中存放的是100个'y'字符，特殊字符'?'表示空，'$'表示字符串结尾 3.向内存写立即数时，需要指明mov的数据大小
阅读全文
posted @ 2021-04-11 00:47
