摘要: 有时候由于电脑的不同,会出现USB虚拟串口号超过Scratch中默认端口号范围,那如何调整端口号以使得端口能正常使用呢?STEP1:插上PICOBOARD,等待驱动程序自动安装后,会自动虚拟出一个COM口端口号,有时候端口号会超过COM32;STEP2:打开设备管理器,可以看到我的电脑出现的端口号为... 阅读全文
posted @ 2015-11-27 14:19 ToolsLab 阅读(1220) 评论(0) 推荐(0) 编辑
摘要: Scratch传感器板(PicoBoard),是一款专门为教育工作者和初学者创建与各种传感器交互而开发的传感器交互板,可以配合Scratch软件使用,与Scratch互动做出更加生动有趣的动画项目,是STEAM教育创新论坛的推荐产品。使用Scratch编程语言,您可以根据输入的传感器轻松地创... 阅读全文
posted @ 2015-11-27 14:16 ToolsLab 阅读(4587) 评论(0) 推荐(0) 编辑
摘要: 目标:用按键控制LED灯亮灭。材料: 1.SAGOO UNO 1块; 2.按键模块 1块; 3.杜邦线若干。步骤: 1.按照下图连接按键模块和UNO; SAGOO UNO引脚 按键模块引脚 3V3 V(电源) GND G(电源)Dig... 阅读全文
posted @ 2015-07-16 23:30 ToolsLab 阅读(1926) 评论(0) 推荐(1) 编辑
摘要: 目标:让LED每秒闪烁1次材料: 1.SAGOO UNO板1块 2.USB线1根步骤: 1.用USB线连接Arduino板和PC,电源LED灯亮; 2.启动Arduino IDE软件,打开“File"->"Examples"->"01.Basics"->"Blink"; ... 阅读全文
posted @ 2015-07-08 23:20 ToolsLab 阅读(608) 评论(0) 推荐(0) 编辑
摘要: 2.1 获得原理图和PCB板 学习Arduino必然需要有块Arduino板,要么购买要么自己制作,由于Arduino网站提供了每种型号的原理图和PCB,所以制作很方便。下面介绍的是我们的Arduino UNO兼容板SAGOO UNO的制作。我们是根据官方的Arduino UNO原理图进行了一些改... 阅读全文
posted @ 2015-07-07 23:59 ToolsLab 阅读(2228) 评论(0) 推荐(0) 编辑
摘要: Arduino是一款开源硬件,自2005年面世以来,一直在缓慢的升级换代,如今被称为Arduino的电路板已经很多了,并且每天都在增多。目前最常见的是Arduino UNO和Arduino Mega 2560。Arduino电路板传统上是基于Atemel的AVR ATmega8及其后续型号的。电... 阅读全文
posted @ 2015-07-06 22:44 ToolsLab 阅读(1795) 评论(0) 推荐(0) 编辑
摘要: 简单运算逻辑单元ALU,实现传递,自加1,自减1,相加,相减,与,或,异或,非,左移一位,右移一位.Verilog代码:module ALU(in1,in2,op,out);input[7:0] in1,in2;input[3:0] op;output[15:0] out;wire[7:0] in1,in2;wire[3:0] op;reg[15:0] out;parameter transfer = 4'b0001, increase = 4'b0010, decrease = 4'b0011, addtion = 4'b0100, subtraction = 阅读全文
posted @ 2013-07-27 17:23 ToolsLab 阅读(605) 评论(0) 推荐(0) 编辑
摘要: 四位串行加法器: 被加数a,加数b,低位进位ci,和数s,进位co.Verilog代码:module cxjfq(a,b,ci,s,co);input[3:0] a,b;input ci;output[3:0] s;output co;assign {co,s} = a+b+ci;endmodule仿真结果: 阅读全文
posted @ 2013-07-27 11:38 ToolsLab 阅读(436) 评论(0) 推荐(0) 编辑
摘要: 四选一数据选择器真值表: Verilog代码: module mux4(en,d0,d1,d2,d3,a,y);input en,d0,d1,d2,d3;input[1:0] a;output y;reg y;always@(d0,d1,d2,d3,a,en)begin if(en==1'b0) begin y <= 1'b0; end else case(a) 2'b00: y<=d0; 2'b01: y<=d1; 2'b10: y<=d2; 2'b11: y<=d3; default: y<=1'b 阅读全文
posted @ 2013-07-25 17:41 ToolsLab 阅读(5362) 评论(0) 推荐(0) 编辑
摘要: 真值表:clrclkdin[3:0]doutqout1XX000↑din1[3:0]din1[3:0]X0↑Xdin1[2]、din1[1]、din1[0]、Xdin1[3]0↑Xdin1[1]、din1[0]、X、Xdin1[2]0↑Xdin1[0]、X、X、Xdin1[1]0↑din2[3:0]qin2[3:0]din1[0] 0↑Xdin2[2]、din2[1]、din2[0]、Xdin2[3]Verilog代码:module yiweireg4(clr,clk,din,qout);input clk,clr;inp... 阅读全文
posted @ 2013-07-24 17:23 ToolsLab 阅读(1510) 评论(0) 推荐(0) 编辑