2016年11月16日
Verilog学习笔记基本语法篇（十三）...............Gate门
摘要： Verilog中已有一些建立好的逻辑门和开关的模型。在所涉及的模块中，可通过实例引用这些门与开关模型，从而对模块进行结构化的描述。 逻辑门: and (output,input,...) nand (output,input,...) or (output,input,...) nor (outpu 阅读全文
posted @ 2016-11-16 14:03 SYoong 阅读(42527) 评论(0) 推荐(0) 编辑