会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
SYoong
博客园
首页
新随笔
联系
管理
订阅
2016年9月29日
Verilog学习笔记简单功能实现(二)...............全加器
摘要: 先以一位全加器为例:Xi、Yi代表两个加数,Cin是地位进位信号,Cout是向高位的进位信号。列表有: 由左边表格可知: Sum=X’Y'Cin+X'YCin'+XY'Cin'+XYCin=X'(Y⊕Cin)+X(Y⊙Cin)=X'(Y⊕Cin)+X(Y⊕Cin)'=X⊕Y⊕Cin Cout=X’Y
阅读全文
posted @ 2016-09-29 10:10 SYoong
阅读(17912)
评论(0)
推荐(0)
编辑
公告