会员
周边
捐助
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Clivia Du
A student of CS who enjoys electronic design
博客园
首页
联系
订阅
管理
2021年11月28日
数字逻辑实践5->Verilog语法 | wire 与 reg 的选择与特性总结
摘要: Verilog中,定义一个数据变量,我们应该使用wire还是reg呢?它们分别有怎样的特性和物理意义呢?
阅读全文
posted @ 2021-11-28 18:34 climerecho
阅读(985)
评论(0)
推荐(0)
编辑
公告