摘要： 随着对FPGA的不断学习，发现状态机在FPGA的逻辑设计中，是个及其重要的概念和能力，是个必须掌握的知识点，本文是结合网上资料及野火的《FPGA Verilog开发实战指南——基于Altera EP4CE10》一书的理解的个人总结。 参考一：https://bbs.elecfans.com/jish 阅读全文

摘要： 实现一个双向流水灯，从右往左流动，到最左边时，再从左边往右流动，然后再从右边开始流动，如此不断反复。灯亮、间隔时间都为0.2s，本实验共有四个LED灯，从左到右依次为LED[3]、LED[2]、LED[1]、LED[0]，FPGA输出低电平点亮。 实现思路： 1. 定义一个0.2s的计数器 2. L 阅读全文

摘要： 这几天在研究使用Sigrity/Generator仿真PCB的TDR，发现了点问题，记录之。仿真步骤，可以参考其帮助文档。 1. 想要仿真TDR必须要设置TDR和TDT，而且这两个分别位于不同的两端，不然得到的TDR波形看起来会很奇怪 2. 正常设置得到波形 3. 未设置TDT或者未加入TDT端口的 阅读全文

摘要： 工具软件：ADS2020 先介绍单端，再差分 1. 单端 1. 1 增加如下原理图和设置 1.2 加载S参数 1.3 增加TDR公式 1.4 查看结果 1.5 实测TDR与从S参数转换的曲线对比，从波形来看并不相同，只能是趋势大致类似，其阻抗最高点和最低点相差不大，因此个人认为S参数单端在ADS中转 阅读全文

摘要： 1. 单端结果对比 2. 差分对比结果 3. 差分S参数，在Sigrity与ADS中出现了很大的出入，因为这个S参数文件是HFSS中过孔仿真得来，Stub=16mil的S参数，将HFSS工程文件打开，查看结果如下 总结： 1. 从结果来看，单端在两个软件中的结果是一样的，但是差分的结果对不上，差别很 阅读全文

摘要： 工具软件：ADS2020 1.单端S参数查看 1.1 增加如下原理图 1.2 加载S参数文件 1.3 设置仿真起止频率及步长 1.4 开始仿真 1.5 查看结果 2.差分S参数查看 2.1 增加如下原理图 2.2 加载S参数 2.3 设置仿真起止频率及步长 2.4 开始仿真 2.5 输入S参数的差分 阅读全文

摘要： 工具软件：Sigrity 2019/PowerSI 1. 新建一个"Model Extraction"工作流程 2. 加载S参数 3. 增加S21插入损耗曲线（先介绍单端，再差分） 4. 观察S21 5. 将纵坐标单位改为dB 6. Mark标记 以下是差分的查看方式，只是要设置差分，所以只指出差分 阅读全文

摘要： Intel FPGA Cyclone IV系列启动配置方式共用五种,如下 以上每种配置在数据手册<<cyclone4-handbook>>有具体说明，以下截取AS部分，又分单个设备和多个设备，对于配置部分的内容，一定要仔细研究，这章最好通读，下面的小字不可忽略，有很多重要的信息，如PCB Layou 阅读全文

摘要： FPGA中，很多PIN脚都是可以交换的，但有些管脚却是专用的，比如硬件系统设计要使用DDR颗粒时，FPGA与DDR之间的连线需要注意。如下以Altera FPGA Cyclone IV为例 1. FPGA TOP与BOTTOM的BANK适合用来接DDR，因为这两边的速率高一些 2. FPGA 支持的 阅读全文

摘要： S参数，单端转差分公式，如果经常仿真的话，其实很容记住，有一定的规律，如下，可以自己体会，一般用的最多的也就是SDD11和SDD21，其他用的比较少如SCD**,SDC**,SCC**。 P:1 2 N:3 4 上述P、N是一对差分线，1,3为PORT1；2,4为PORT2；1,2为同一个网络P；3 阅读全文