2013年10月27日
Verilog 模块参数重定义（转）
摘要： Verilog重载模块参数： 当一个模块引用另外一个模块时，高层模块可以改变低层模块用parameter定义的参数值，改变低层模块的参数值可采用以下两种方式： 阅读全文
posted @ 2013-10-27 09:54 电路基础 阅读(2296) 评论(0) 推荐(0) 编辑