乔_木 - 博客园

2016年11月18日

摘要： Design Compiler and the Design Flow 步骤将HDL描述的设计输入到Design Compiler中 Design Compiler使用technology libraries, synthetic or DesignWare libraries, and symb 阅读全文

posted @ 2016-11-18 22:47 乔_木阅读(1033) 评论(0) 推荐(0) 编辑

DC综合环境的一些概念

摘要： DC综合环境的一些概念阅读全文

posted @ 2016-11-18 22:41 乔_木阅读(1225) 评论(0) 推荐(0) 编辑

Vim 自动文件头注释与模板定义

摘要：在vim的配置文件.vimrc添加如下配置可以实现创建新文件时自动添加文件头注释，输入特定命令可以生成模板阅读全文

posted @ 2016-11-18 12:54 乔_木阅读(7752) 评论(0) 推荐(0) 编辑

Synopsys逻辑工艺库

摘要： DC综合入门阅读全文

posted @ 2016-11-18 00:01 乔_木阅读(1733) 评论(0) 推荐(0) 编辑

2016年11月11日

预分频之三

摘要：半分频器实现方法简介阅读全文

posted @ 2016-11-11 20:59 乔_木阅读(811) 评论(1) 推荐(1) 编辑

预分频之二

摘要：关于偶数和奇数的分频阅读全文

posted @ 2016-11-11 19:39 乔_木阅读(591) 评论(0) 推荐(0) 编辑

2016年11月8日

verilog流水线加法器

摘要： verilog实现流水线加法器阅读全文

posted @ 2016-11-08 22:40 乔_木阅读(2814) 评论(0) 推荐(0) 编辑

linux提取指定行至指定位置

摘要： grep查找ERROR，定位位置;awk打印到指定行数;sed打印到文本末尾;awk打印到文本末尾阅读全文

posted @ 2016-11-08 14:40 乔_木阅读(7651) 评论(0) 推荐(0) 编辑

2016年11月6日

verilog 实现加法器

摘要： verilog 实现加法器阅读全文

posted @ 2016-11-06 10:45 乔_木阅读(7862) 评论(0) 推荐(0) 编辑

2016年11月5日

移位寄存器型计数器与顺序脉冲发生器

摘要：介绍了移位寄存器型计数器和顺序脉冲发生器及其verilog测试实验。阅读全文

posted @ 2016-11-05 23:38 乔_木阅读(3037) 评论(0) 推荐(0) 编辑

OneFri

公告