2017年1月4日
Verilog中锁存器与多路选择器
摘要： 采用组合逻辑实现的锁存器的时序（包括可能出现的毛刺）容易出现问题。为了避免这些问题，应采用时钟控制结构（即触发器）二不是由使能控制的结构（即透明锁存器）来保存数据，避免使用锁存器。 阅读全文
posted @ 2017-01-04 10:17 乔_木 阅读(2492) 评论(0) 推荐(0) 编辑