玩转FPGA山寨版

看了《玩转FPGA》,写的不错,写写山寨版和大家交流!

  博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理

2011年3月15日

摘要: 输入:singal、clk、_clr、8bit count输出:dout当_clr low 时 dout 输出 为low当_clr hi 时 clk 升沿采样,连续count 个singal 为hi 时dout输出为hi 否则 dout 输出为low代码1:LIBRARY ieee;USE ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;-- Entity DeclarationENTITY countup1 ISPORT(singal,clk,n_rst: IN STD_LOGIC;countset : IN STD_LOGIC 阅读全文
posted @ 2011-03-15 10:30 Neddy11 阅读(814) 评论(0) 推荐(0) 编辑